• 제목/요약/키워드: Third harmonics

검색결과 84건 처리시간 0.018초

군지연 시간 정합 CMOS 마이크로파 주파수 체배기 (Group Delay Time Matched CMOS Microwave Frequency Doubler)

  • 송경주;김승균;최흥재;정용채
    • 한국전자파학회논문지
    • /
    • 제19권7호
    • /
    • pp.771-777
    • /
    • 2008
  • 본 논문에서는 변형된 시간 지연 기법을 이용한 마이크로파 2차 주파수 체배기가 제안되었다. 제안된 주파수 체배기에서는 입력 신호와 지연된 신호 사이에 발생하는 군지연 시간 부정합을 전압 제어 지연 선로(VCDL)를 이용하여 보상하였다. 가변 슈미트 트리거를 이용한 군지연 시간 정합과 신호 파형의 성형(waveform shaping)으로 인해 원하지 않는 기본 주파수($f_0$)와 3, 4차 고조파 성분들이 충분히 제거할 수 있었다. 결과적으로 출력 단자에서는 오직 2 체배된 주파수 성분($2f_0$)만이 우세하게 나타난다 제안된 주파수 체배기는 1.15 GHz의 기본 주파수에서 설계되었고 TSMC 0.18 $\mu m$ 공정을 이용하여 제작되었다. 입력 신호 전력을 0 dBm 인가하였을 때, 2차 체배된 출력 주파수 성분의 측정된 전력은 2.57 dBm이었다. 2차 체배된 주파수 성분에 대해 $f_0,\;3f_0$, 그리고 $4f_0$ 성분의 제거율은 각각 43.65, 38.65, 그리고 35.59 dB이다.

비드와 나선형 공진기를 이용한 전원 노이즈 저감 방안 연구 (Power Noise Suppression Methods Using Bead with Spiral Resonator)

  • 정동호;강희도;육종관
    • 한국전자파학회논문지
    • /
    • 제24권2호
    • /
    • pp.152-160
    • /
    • 2013
  • 본 연구에서는 동시 스위칭에 의한 잡음 저감을 위하여 일반적으로 사용하는 비드와 더불어 나선형 공진기를 함께 사용하여 보다 향상된 광대역의 잡음 저감 특성을 확보하였다. 비드는 기본체배 주파수 아래 대역인 0.8 GHz 이내에서 효과적으로 잡음이 저감되고, 공진기는 공진기 턴 길이에 반비례한 공진 주파수 이내까지 잡음을 잘 저감할 수 있었다. 이것을 바탕으로 비드와 공진기를 함께 사용하면 각 주파수 영역에서 임피던스가 높은 성분에 의하여 영향을 받아 보다 광대역의 동시 스위칭에 의한 잡음 저감 특성을 얻을 수 있다. 22 nH 비드만을 사용한 경우 1, 2, 3, 그리고 4체배에서 각각 4.8, 2.0, 0, 0.6 dB의 노이즈 저감 특성을 얻었으나, 22 nH의 비드와 3턴 공진기를 함께 사용할 경우 9.5, 8.3, 6.1, 9.9 dB의 광대역에 걸친 잡음 감소 특성을 얻을 수 있었다. 비드가 없는 경우와 비교하여 22 nH 비드를 사용하면 전원단 흔들림이 76 mV에서 56 mV로 감소하고, 비드와 3턴 공진기를 함께 사용하면 34 mV로 감소함을 볼 수 있다. 즉, 비드와 공진기를 동시에 사용함으로써 보다 광대역의 동시 스위칭에 의한 잡음 저감 특성을 확보함을 보였다.

pHEMT 공정을 이용한 저손실, 고전력 4중 대역용 SP6T 스위치 칩의 설계 및 제작 (Design and Fabrication of Low Loss, High Power SP6T Switch Chips for Quad-Band Applications Using pHEMT Process)

  • 권태민;박용민;김동욱
    • 한국전자파학회논문지
    • /
    • 제22권6호
    • /
    • pp.584-597
    • /
    • 2011
  • 본 논문에서는 WIN Semiconductors사의 0.5 ${\mu}m$ PHEMT 공정을 이용하여 GSM/EGSM/DCS/PCS 4중 대역을 위한 저손실, 고전력의 RF SP6T 스위치 칩을 설계, 제작 및 측정하였다. 스위치 특성을 개선시킬 수 있는 최적의 구조를 위해서 series와 series-shunt 구조를 혼용하였고, 칩 크기를 줄이기 위해서 수신단에 공통 트랜지스터 구조를 사용하였다. 또한, 시스템에 사용되는 ON, OFF 상태의 입력 전력을 고려하여 트랜지스터의 게이트 크기와 스택(stack) 수를 결정하였다. 마지막으로 피드 포워드(feed forward) 캐패시터, shunt 캐패시터 그리고 shunt 트랜지스터의 기생 인덕턴스 공진 기법을 적용하여 격리도 및 전력 특성을 개선하였다. 제작된 스위치 칩의 크기는 $1.2{\times}1.5\;mm^2$이며, S 파라미터 측정 결과 삽입 손실은 0.5~1.2 dB, 격리도는 28~36 dB를 보였다. 전력 특성으로는 4 W의 입력 전력에 대해서도 삽입 손실 및 격리도의 특성 변화가 없었으며, 75 dBc 이상의 2차 및 3차 고조파 억제 특성이 확보되었다.

Composite Right/Left-Handed 전송 선로를 이용한 이중 대역 고효율 class-F 전력증폭기 (Dual-Band High-Efficiency Class-F Power Amplifier using Composite Right/Left-Handed Transmission Line)

  • 최재원;서철헌
    • 대한전자공학회논문지TC
    • /
    • 제45권8호
    • /
    • pp.53-59
    • /
    • 2008
  • 본 논문에서는 composite right/left-handed (CRLH) 전송 선로를 이용하여 하나의 RF Si LDMOSFET으로 새로운 이중 대역 고효율 class-F 전력증폭기를 구현하였다. CRLH 전송 선로는 이중 대역 조절 특성을 갖는 메타물질 전송 선로를 만들 수 있다. CRLH 전송 선로의 이중 대역 동작은 전력증폭기의 정합 회로 구현을 위하여 주파수 오프셋과 CRLH 전송 선로의 비선형 위상 기울기에 의해서 얻을 수 있다. 이중 대역에서 모든 고조파 성분을 조절하는 것은 매우 어렵기 때문에, CRLH 전송 선로를 이용하여 이중 대역에서 고효율 특성을 얻도록 오직 2차, 3차 고조파 성분만을 조절하였다. 또한, 제안된 전력증폭기의 효율을 더욱 더 향상시키기 위하여 출력 정합 회로뿐만 아니라, 입력 정합 회로도 고조파 조절 회로를 이용하여 구현하였다. 두 동작 주파수는 880 MHz와 1920 MHz로 정하였다. 전력증폭기의 측정된 출력 전력은 각각 880 MHz에서 39.83 dBm, 1920 MHz에서 35.17 dBm이다. 이 지점에서 얻은 전력 효율, PAE는 880 MHz에서 79.536 %, 1920 MHz에서 44.04 %이다.