• 한국음향학회지
• /
• 제19권4호
• /
• pp.37-44
• /
• 2000

본 논문에서는 인터넷 폰, 디지털 이동통신 등과 같이 낮은 비트율이 요구되는 분야에 사용될 수 있는 MPEG-4 오디오의 HVXC(Harmonic Vector eXcitation Coding) 알고리즘을 부동 소수점 DSP인 TMS320C6701에 실시간 구현한 내용을 기술한다. 실시간 동작을 위한 하드웨어 구조를 채택하였으며, 소프트웨어 최적화의 경우 연산 시간이 많이 소요되는 함수 루틴에 대한 C 언어 및 어셈블리 언어 레벨의 최적화를 수행하였다. 또한, DSP의 내부 프로그램 메모리의 프로그램 캐쉬로의 활용, DSP의 내부 데이터 메모리의 영역의 중첩 활용 및 background DMA 방식을 이용한 최적화를 수행하였다. 최적화 결과 2kbps및 4kbps의 비트율에서 압축 및 복원을 실시간으로 수행할 수 있으며, 인코더의 경우 2kbps의 경우에는 최적화 전에 비해 약 96% 정도로 수행시간을 단축하였다. 또한, 비공식 주관품질 평가에 의하면 2kbps의 비트율에서 약 MOS 2.45를 얻었다.

• 한국컴퓨터정보학회논문지
• /
• 제11권2호
• /
• pp.35-42
• /
• 2006

본 논문에서는 Parsec을 이용하여 병렬디지털신호처리용 분산공유메모리 다중처리시스템의 성능 분석을 위한 시뮬레이터를 구현한다. 이 시뮬레이터의 특징은 TMS320C6701 DSP 칩의 DMA 기능과 빠른 접근시간을 가진 지역메모리를 사용하는 시스템의 시뮬레이션에 적합하다는 것이다. 또한 시스템의 성능 매개변수 수정과 하드웨어 구성요소들에 대한 재구성이 쉽기 때문에 다양한 실행 환경에서 시스템의 성능을 분석할 수 있다. 시뮬레이션에서는 DSP 알고리즘에서 널리 사용하는 FET, 2D FET, Matrix Multiplication, Fir Filter를 사용하여 프로세서의 수 데이터 크기, 하드웨어 요소의 변화에 따른 실행 시간을 측정한다. 그리고 그 결과를 비교함으로써 본 논문에서 구현한 시뮬레이터의 성능을 검증한다.

• Investigative Magnetic Resonance Imaging
• /
• 제7권1호
• /
• pp.12-21
• /
• 2003

목적 : 기존의 일반적인 스펙트로미터보다 향상된 성능을 가진 새로운 스펙트로미터를 설계 및 제작하였다. 대상 및 방법 : 초당 10억번의 부동 연산 능력을 갖춘 TMS320C6701 DSP를 이용하여 연속적으로 변하는 복잡한 경사자계파형을 실시간으로 계산하여 출력할 수 있고, 선택 단면을 interactive하게 조절할 수 있는 스펙트로미터를 설계, 제작하였다. 설계된 스펙트로미터는 DSP 기반의 디지털 제어부와 파형을 만들고 변조 및 복조를 수행하는 아날로그부로 구성되어 있다 RF 신호의 변조 및 복조는 디지털 기술을 사용하여 정밀도와 안정성을 높였다. 고속 병렬영상을 위하여 하나의 측정 보드당 4채널까지 측정할 수 있도록 하였고, 고속 DSP를 이용하여 빠른 재구성이 가능하도록 하였다. 결과 : 제작된 스펙트로미터를 1.5 테슬라 전신자기공명영상 시스템에 장착하여 다양한 방법으로 성능을 시험하였다. 디지털 변조/복조 방식에서 요하는 정밀한 위상 제어를 확인할 수 있었고, phase array 코일 영상을 통하여 다중 채널 측정시스템의 성능을 검증할 수 있었다. 개발된 스펙트로미터를 기존의 상품화된 스펙트로미터와 비교해 볼때 보다 정밀한 위상 제어가 가능한 것으로 나타났다. 결론 : Interactive하게 영상의 단면을 선택하고, 실시간 계산에 의한 파형출력은 나선주사 심장영상과 같은 첨단의 영상기법에 요구되는 스펙트로미터의 기능이다 또한 다채널 측정시스템도 병렬영상을 위한 필수적인 기능이다. 본 논문에서는 초당 10억번의 부동소수점 연산이 가능한 TMS320C6701 디지털신호처리기를 사용하여 이러한 기능들을 가진 스펙트로미터를 설계, 제작하였다. 디지털 방식의 변조/복조 기술을 채택하여 정밀한 위상제어가 가능하였다. 개발된 스펙트로미터를 FSE, GE, angiography 등 다양한 영상방법에 적용하여 성능을 확인하였으며, 기존의 제품보다 뛰어난 화질의 영상을 얻을 수 있었다.

• 한국음향학회지
• /
• 제23권5호
• /
• pp.420-427
• /
• 2004

본 논문에서는 선형예측 잔여신호에 대한 하모닉 벡터 여기 코딩과 시간 대역 분리 혼합 코딩을 결합한 4kbps EHSX (Enhanced Harmonic Stochastic Excitation) 음성부호화기 실시간 구현한 내용을 기술한다. 유성음 구간에서는 하모닉 여기 코딩에 무성음 구간에 대해서는 분석-합성 구조의 벡터 여기 코딩을 사용하였으며, 유/무성음이 혼재하는 전이구간에서는 시간 분리 전이 코딩을 사용하였다. 이 음성부호화기 구현을 위해 부동소수점과 고정소수점을 모두 지원하는 DSP인 TMS320C6701을 사용하였고, 연산량을 줄이기 위해 IFFT를 사용한 저 복잡도 정현파 합성법을 사용하여 알고리즘의 최적화를 이루었으며, 복잡도의 문제가 되는 부분을 고정소수점으로 변환한 후 파이프라인을 적용한 핸드 어셈블리 코딩을 하여 구현에서의 최적화를 이루었다. 또한, 메모리의 효율성을 극대화하기 위해 캐쉬 메모리 할당과 데이터를 내부 메모리에 할당하였고 수학 연산의 최적화를 위해 FastRTS67x 라이브러리를 사용하였다. 개발 환경은 DSP EVM 보드를 사용하였으며 음성 신호의 입·출력 확인으로 동작 및 기능을 검증하여 실시간 구현하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1999년도 학술발표대회 논문집 제18권 2호
• /
• pp.217-222
• /
• 1999

본 논문에서는 멀티채널 오디오 부호화 방식인 MPEG-2 AAC(Advanced Audio Coding) 국제 표준을 수용한 AAC 인코더 및 디코더의 실시간 구현에 대해 기술한다. 범용 DSP 인 TMS320C6701 DSP를 이용한 하드웨어 플랫폼과 이 플랫폼에서 실시간으로 동작되는 인코더와 디코더 소프트웨어를 설계, 개발(MASIC 시스템)하였다. 구현한 MASIC 시스템은 오디오 입력 장치, 출력 장치, 인코더 보드, 그리고 디코더 보드로 구성되어 있으며, 개인용 컴퓨터의 PCI 슬롯을 이용하여 인코더의 경우 최대 6채널의 오디오를, 디코더의 경우 8채널의 오디오를 실시간 동작으로 처리할 수 있다. 인코더 및 디코더의 실시간 처리를 위한 소프트웨어 최적화 기술 및 인코더와 디코더의 연동시험에 대해서도 기술하며, 개인용 컴퓨터에서 실시간으로 수행되는 스테레오 AAC 디코더 소프트웨어의 개발 결과를 기술한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.372-375
• /
• 2001

본 논문에서는 고속데이터 전송을 위한 CDMA 모뎀를 구현하였다. 데이터율 1Mbps의 트래픽 5채널에 직교부호를 곱하여 채널을 구분한 후 하나의 채널로 처리하였다. I,Q로 입력된 신호는 복소 곱셈기에서 칩 레이트 8Mcps로 OCQPSK(또는 HPSK) 변조하였다. 복조기는 I,Q의 신호를 역확산한 후 직교부호를 다시 곱하여 각 채널의 데이터를 분리한다. 변복조기의 구현은 클럭 속도 167MHz의 부동 소수점형 프로세서인 TI사의 TMS320C6701 DSP(Digital Signal Processor)를 사용하었고, long code 및 I,Q 채널 PN 코드는 IMT-2000 동기방식과 비동기방식의 규격에 정의된 2가지의 PN코드 발생기를 모두 구현하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.847-849
• /
• 2001

방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 2개의 DSP칩(TMS320C6701)을 사용하여 설계 및 구현한 병렬 신호처리보드의 구성과 이를 구동시키기 위한 소프트웨어 구성체계를 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1428-1431
• /
• 2002

It is general opinion that the future mobile multimedia networks will use different standards and a prospective solution to this problem will be software defined radio (SDR) techniques. SDR provides the flexibility to support multiple air interfaces and signal processing functions at the same time. Especially, digital signal processors and FPGAs are widely used for implementation of these adaptive and flexible functions of a baseband modem for SDR applications. Also, it is known that the modulation schemes of OCQPSK (Orthogonal Complex QPSK) and HPSK (Hybrid PSK) are used for IMT-2000 services of cdma2000 and WCDMA, respectively. Thus, in this paper, we design and implement an OCQPSK / HPSK modem using a DSP chip of Texas Instrument's TMS320C6701. One modulation scheme is operated by adaptive selection between the two schemes and 5 physical traffic channels differentiated by orthogonal codes are implemented in one DSP chip and each channel has 1Mbps data rates and 8Mcps chip rates.

• 대한전기학회논문지:전력기술부문A
• /
• 제52권3호
• /
• pp.158-164
• /
• 2003

This paper proposes a percentage current differential relaying algorithm for bus protection using an advanced compensating algorithm of the secondary current of current transformers (CTs). The compensating algorithm estimates the core flux at the start of the first saturation based on the value of the second-difference of the secondary current. Then, it calculates the core flux and compensates distorted currents using the magnetization curve. The algorithm Is unaffected by a remanent flux. The simulation results indicate that the proposed algorithm can discriminate internal faults from external faults when the CT saturates. This paper concludes by implementing the algorithm into a TMS320C6701 digital signal processor. The results of hardware implementation are also satisfactory. The proposed algorithm can improve not only stability of the relay in the case of an external fault but sensitivity of the relay in the case of an internal fault.

• 대한전기학회논문지:전력기술부문A
• /
• 제52권1호
• /
• pp.44-49
• /
• 2003

This paper describes a percentage current differential relaying algorithm for bus protection blocked by a CT saturation detection algorithm. The detection algorithm blocks the output of a current differential relay only if a differential current is caused by CT saturation in the case of an external fault. Moreover, if a current differential relay operates faster than the detection algorithm, the blocking signal is not ignited. On the other hand. if the detection algorithm operates faster than a current differential relay, the output of the relay is blocked. The results of the simulation show that the proposed algorithm can discriminate internal faults from external faults ever when a CT is saturated in both cases. This paper concludes by implementing the algorithm into the TMS320C6701 digital signal processor. The results of hardware implementation are also satisfactory The algorithm can not only increase the sensitivity of the current differential relay but Improve the stability of the relay for an external faults.