• Title/Summary/Keyword: TCP-IP

Search Result 1,046, Processing Time 0.031 seconds

An Analysis of GNBD/VIA's Performance (GNBD/VIA의 성능 분석)

  • Kim, Kang-Ho;Kim, Jin-Soo;Jung, Sung-In
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2002.11a
    • /
    • pp.509-512
    • /
    • 2002
  • VIA 는 클러스터 또는 시스템 영역 네트워크를 위한 표준화된 사용자수준 통신 아키텍쳐이고, GNBD 는 LINUX 클러스터에서 IP 네트워크 설비를 기반으로 GFS 공유 파일 시스템을 설치할 때 사용하는 네트워크 블록 디바이스이다. GNBD 는 TCP/IP 상의 소켓을 기반으로 구현되어 있기 때문에, VIA 를 사용하는 클러스터이더라도 VIA 하드웨어 상에서 TCP/IP 소켓을 통하여 GNBD 를 작동시킨다. VIA 와 같이 물리적 연결이 신뢰성이 높고 높은 수준의 기능을 제공하는 경우는 같은 클러스터 안에서 TCP/IP 프로토콜 스택을 사용할 필요가 없다. 그래서 우리는 VIA 를 이용하지만 TCP/IP를 사용하지 않는 GNBD/VIA를 구현하였고, 동일한 VIA 하드웨어를 사용하면서 TCP/IP 모듈을 이용하는 GNBD 보다 파일시스템의 읽기(쓰기) 성능이 약 20%(30%) 향상된다는 것을 확인하였다. 본 논문에서는 VIA상에서 동작하는 GNBD/VIA의 성능 측정값과 그 위에 설치된 파일시스템의 을 보여주고, 그 결과를 상세히 분석하여 GNBD/VIA 상에 설치된 파일 시스템이 발휘할 수 있는 성능의 한계를 제시한다. 제시하는 한계치는 GNBD/VIA 뿐만 아니라 TCP/IP 상의 소켓을 사용하는 GNBD에도 적용할 수 있다.

  • PDF

Gateway Strategies for VoIP Traffic over Wireless Multihop Networks

  • Kim, Kyung-Tae;Niculescu, Dragos;Hong, Sang-Jin
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • v.5 no.1
    • /
    • pp.24-51
    • /
    • 2011
  • When supporting both voice and TCP in a wireless multihop network, there are two conflicting goals: to protect the VoIP traffic, and to completely utilize the remaining capacity for TCP. We investigate the interaction between these two popular categories of traffic and find that conventional solution approaches, such as enhanced TCP variants, priority queues, bandwidth limitation, and traffic shaping do not always achieve the goals. TCP and VoIP traffic do not easily coexist because of TCP aggressiveness and data burstiness, and the (self-) interference nature of multihop traffic. We found that enhanced TCP variants fail to coexist with VoIP in the wireless multihop scenarios. Surprisingly, even priority schemes, including those built into the MAC such as RTS/CTS or 802.11e generally cannot protect voice, as they do not account for the interference outside communication range. We present VAGP (Voice Adaptive Gateway Pacer) - an adaptive bandwidth control algorithm at the access gateway that dynamically paces wired-to-wireless TCP data flows based on VoIP traffic status. VAGP continuously monitors the quality of VoIP flows at the gateway and controls the bandwidth used by TCP flows before entering the wireless multihop. To also maintain utilization and TCP performance, VAGP employs TCP specific mechanisms that suppress certain retransmissions across the wireless multihop. Compared to previous proposals for improving TCP over wireless multihop, we show that VAGP retains the end-to-end semantics of TCP, does not require modifications of endpoints, and works in a variety of conditions: different TCP variants, multiple flows, and internet delays, different patterns of interference, different multihop topologies, and different traffic patterns.

A Study on The Improvement of Multidisplinary Structure Technique of Ethrnet Network based of PC Serial Communication (PC 시리얼통신 기반의 이더넷 네트워크 융복합 구성 기술 성능 향상에 관한 연구)

  • Jin, Hyun-Soo
    • Journal of Digital Convergence
    • /
    • v.13 no.10
    • /
    • pp.263-269
    • /
    • 2015
  • This paper suggest remote control technic using TCP/IP protocol network after UART serial communication implemented through RS-232 cable to ethernet module. This is multidisplinary signal technique which is PC signal is converted to internet communication signal. Ethernet module is WIZ1000SR. This is gate module which convert RS-232 protocol to TCP/IP protocol. This module convert serial data transmitted serial device to TCP/IP type data, in contrast TCP/IP data received through network converted to serial data transmitted to serial device. This paper propose that the lower subnet internet layer UDP module make the higher speed in control board than TCP/IP signal.

VLSI Design of Processor IP for TCP/IP Protocol Stack (TCP/IP프로토콜 스택 프로세서 IP의 VLSI설계)

  • 최병윤;박성일;하창수
    • Proceedings of the IEEK Conference
    • /
    • 2003.07b
    • /
    • pp.927-930
    • /
    • 2003
  • In this paper, a design of processor IP for TCP/IP protocol stack is described. The processor consists of input and output buffer memory with dual bank structure, 32-bit RISC microprocessor core, DMA unit with on-the-fly checksum capability. To handle the various modes of TCP/IP protocol, hardware and software co-design approach is used rather than the conventional state machine based design. To eliminate delay time due to the data transfer and checksum operation, DAM module which can execute the checksum operation on-the-fly along with data transfer operation is adopted. By programming the on-chip code ROM of RISC processor differently. the designed stack processor can support the packet format conversion operations required in the various TCP/IP protocols.

  • PDF

Host Interface Design for TCP/IP Hardware Accelerator (TCP/IP Hardware Accelerator를 위한 Host Interface의 설계)

  • Jung, Yeo-Jin;Lim, Hye-Sook
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.30 no.2B
    • /
    • pp.1-10
    • /
    • 2005
  • TCP/IP protocols have been implemented in software program running on CPU in end systems. As the increased demand of fast protocol processing, it is required to implement the protocols in hardware, and Host Interface is responsible for communication between external CPU and the hardware blocks of TCP/IP implementation. The Host Interface follows AMBA AHB specification for the communication with external world. For control flow, the Host Interface behaves as a slave of AMBA AHB. Using internal Command/status Registers, the Host Interface receives commands from CPU and transfers hardware status and header information to CPU. On the other hand, the Host Interface behaves as a master for data flow. Data flow has two directions, Receive Flow and Transmit Flow. In Receive Flow, using internal RxFIFO, the Host Interface reads data from UDP FIFO or TCP buffer and transfers data to external RAM for CPU to read. For Transmit Flow, the Host Interface reads data from external RAM and transfers data to UDP buffer or TCP buffer through internal TxFIFO. TCP/IP hardware blocks generate packets using the data and transmit. Buffer Descriptor is one of the Command/Status Registers, and the information stored in Buffer Descriptor is used for external RAM access. Several testcases are designed to verify TCP/IP functions. The Host Interface is synthesized using the 0.18 micron technology, and it results in 173 K gates including the Command/status Registers and internal FIFOs.

Implementation of a TCP/IP Offload Engine and RDMA Mechanism Based on an Embedded Systems (임베디드 시스템에 기반한 TCP/IP Offload Engine과 RDMA 메커니즘의 구현)

  • Yoon In-Su;Chung Sang-Hwa
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11a
    • /
    • pp.997-999
    • /
    • 2005
  • 기가비트의 속도를 넘는 고속 네트워크상에서 TCP/IP를 사용할 경우 호스트 CPU에서 TCP/IP를 처리하는데 많은 부하가 발생한다. 이러한 문제를 해결하기 위해 최근 네트워크 어댑터에서 TCP/IP를 처리하는 TCP/IP Offload Engine(TOE)에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 임베디드 시스템에 리눅스를 사용하여, TOE와 Remote Direct Memory Access(RDMA) 메커니즘을 구현하였고 그 동작 방식을 보인다. 실험을 통해 구현된 메커니즘들을 검증하였으며, 각 구간별로 소요시간을 측정하였다. 본 논문에서는 이러한 실험 결과를 바탕으로, 추후 기가비트 환경에 적합한 TOE 및 RDMA 메커니즘의 구한 방안을 제안한다.

  • PDF

Development of a Prototype for Hybrid TCP/IP Offload Engine (Hybrid TCP/IP Offload Engine의 프로토타입 개발)

  • Jang Hankook;Park Jong-Hoon;Chung Sang-Hwa
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11a
    • /
    • pp.1000-1002
    • /
    • 2005
  • TOE(TCP/IP Offload Engine)은 호스트 CPU가 아닌 네트워크 어댑터 상에서 TCP/IP 프로토콜을 처리하여 호스트 CPU의 부하를 줄이는 기술이다. TOE의 구현 방안으로는 임베디드 프로세서를 사용하여 TCP/IP를 처리하는 소프트웨어적인 구현 방법과 TCP/IP의 모든 기능을 하드웨어로 구현하는 접근 방법이 제안되어왔다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 Hybrid TOE 구조를 개발하기 위해 FPGA와 ARM 프로세서에 기반한 프로토타입을 개발하였다. Hybrid TOE는 많은 작업 부하로 인하여 임베디드 프로세서 상에서 성능을 확보하기 어려운 기능들은 하드웨어로 구현하고, 연결 설정과 같이 통신의 성능에 큰 영향을 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 또한 본 논문에서는 실험을 통해 Hybrid TOE 프로토타입이 호스트 CPU 상에 발생하는 부하를 줄임을 입증하고, 하드웨어 구현을 통해 통신의 성능을 향상시킬 수 있음을 보였다.

  • PDF

Linux Kernel Module for TCP/IP Offload Engine Supporting Binary Compatibility of Socket Interface (소켓 인터페이스의 바이너리 호환성을 제공하는 TCP/IP Offload Engine 용 Linux 커널 모듈)

  • Oh Soo-Cheol;Kim Seong-Woon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2006.05a
    • /
    • pp.1195-1198
    • /
    • 2006
  • 기존의 컴퓨터 시스템에서는 인터넷의 대표적인 통신 프로토콜인 TCP/IP 가 호스트 CPU 에서 처리되는데, 이는 호스트 CPU 에 많은 부하(load)를 발생시켜 전체 시스템의 성능을 저하시키는 문제를 야기한다. 최근 이러한 문제점을 해결하는 방안으로서 네트워크 어댑터에서 TCP/IP 를 처리하는 TOE(TCP/IP Offload Engine)에 대한 연구가 활발히 진행되고 있다. 이러한 TOE 가 성공적으로 컴퓨터 시스템에 적용되는 위해서는 이를 지원하는 운영체제용 커널 모듈의 개발이 필요하며, 커널 모듈은 기존의 TCP/IP 를 위한 소켓 인터페이스를 바이너리 수준에서 호환성을 제공해야 한다. 따라서, 본 논문에서는 Linux 시스템에서 소켓 인터페이스에 대한 바이너리 수준의 호환성을 제공하는 TOE 용 커널 모듈을 제안하고 개발하였다. 또한, 실험의 통하여 TOE 커널 모듈이 CPU 에 부하를 거의 발생시키지 않음을 확인하였다.

  • PDF

Implementation of Control Systems using Super-Speed Ethernet and TCP/IP

  • Park, Joon-Hoon;Ryu, Yeou-Guk;Yang, Kea-Joon;Oh, Ryum-Duk;Oh, Sea-Youn
    • Proceedings of the IEEK Conference
    • /
    • 2002.07b
    • /
    • pp.1117-1120
    • /
    • 2002
  • In general, standard TCP/IP (transmission control protocol-internet protocol), which is called TCP/IP, is using as the communication basis protocol between any collections of networks that is connected. In this paper, using this TCP/IP implementation of remote system and suitable program for long distance communication is proposed. This system can make system, which basic Ethernet and TCP/IP used system, to mini modeling, so all module that is using here can be used. Therefore, intention of this paper is to reduce expenses, to effective manage for plant and to increase of productivity as linking each plant of several factories to TCP/IP and Ethernet, and then many control plant and manager minimize the needed course.

  • PDF

Implementation of the TCP/IP Step Motor Motion Controller (마이크로컨트롤러 TCP/IP 스텝 모터 위치제어기 구현)

  • Yun, Tae-Seong;Kim, Seon-Gil;Lee, Chi-Hwan
    • Proceedings of the KIPE Conference
    • /
    • 2005.07a
    • /
    • pp.370-372
    • /
    • 2005
  • In this paper, the microcontroller TCP/IP NIE(Network Interface Equipment) which is exclusive of an operating system is implemented and the applied example to a step motor motion controller is then explained. The microcontroller TCP/IP NIE supplies a DHCP(Dynamic Host Configuration Protocol) as well as basic TCP/IP network protocols. So, the automatic setting up of the Dynamic If(Internet Protocol) is possible. To implement a control of a system with an internet, the microcontroller TCP/IP NIE is applied to a step motor motion controller and a step motor is then controlled with a Microsoft Windows-based Telnet application program.

  • PDF