• 한국멀티미디어학회논문지
• /
• 제12권3호
• /
• pp.329-334
• /
• 2009

광 디스크를 재생하려면 광 신호를 아날로그 전기신호로 변환하는 광 픽업을 거치고 난 뒤 신호 간 간섭을 없애기 위해 아날로그적으로 등화를 하고, 등화된 아날로그 신호를 AD 변환하여 디지털적으로 동기화된 데이터와 클록을 추출해야 한다. BD와 같은 고용량의 광 디스크를 저속으로 재생하여 동기화된 데이터와 클록을 추출하는데 었어서 추출 데이터 BER을 최소화하는 알고리즘은 다양하게 개발되어 적용되고 있다. 그러나 고용량의 광 디스크를 고속으로 재생 할 때 저속에서 적용된 알고리즘을 동일한 혼성 데이터 PLL과 PRML 하드웨어 구조에 적용하려면 800MHz 이상의 신호 처리가 이루어져야 한다. 일반적으로 사용되는 0.13-${\mu}m$ CMOS 공정에서 기존 방식의 구조를 가지고 800MHz의 이상의 신호처리를 위해서는 고속으로 동작해야하는 아날로그 코어 등이 필요하고 많은 시간과 노력의 레이아웃이 수반되어야 하는 등의 문제점이 제기된다. 본 논문에서는 고용량 광 디스크의 최고 배속인 BD 8x까지 동작 가능한 데이터 및 클록 추출 회로로서 병렬 데이터 PLL 및 PRML 구조를 제안하였다. 제안한 구조를 가지고 실험한 결과 BD 8x 에 해당하는 속도에서 오류 없이 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제37권1A호
• /
• pp.73-81
• /
• 2012

본 논문에서는 DRM(Digital Radio Mondiale) 수신기를 위한 고속 동기화 방식을 제안한다. 제안하는 방식에서는 DRM 수신기에서 요구하는 고속 수신 성능을 만족시키기 위해 기존 동기화 방식에서 수행하는 초기 샘플링 주파수 동기과정을 생략하고 정수배 주파수(Integer Frequency) 동기 및 프레임(Frame) 검출을 수행한 후, 추적(Tracking) 과정에서 샘플링 주파수 동기를 수행한다. 샘플링 주파수 옵셋(Sampling Frequency Offset)이 포함된 OFDM(Orthogonal Frequency Division Multiplexing) 복조 심볼로부터 프레임 옵셋을 추정하기 위해 참조셀(Reference cell)에 상관 기반 추정 알고리즘을 적용하고 그 성능을 분석하여 샘플링 주파수 옵셋에 강한 알고리즘을 선정한다. 제안된 구조는 DRM 수신 신호에 샘플링 주파수 옵셋이 존재하는 경우에도 초기 샘플링 주파수 동기화 과정에 소요되는 시간을 단축할 수 있으며, 참조셀간 차동 상관(Inter-cell Differential Correlation) 기법을 사용할 경우 초기 샘플링 주파수 옵셋의 영향에 강인함을 프레임 검출 모의실험을 통해 확인한다.

• 한국통신학회논문지
• /
• 제34권3C호
• /
• pp.304-310
• /
• 2009

본 논문은 M-레벨 QAM 계층 변조 시스템에서 반복 수신기의 복잡도를 줄이기 위한 연속 MAP(maximum a posteriori probability) 검파 방식을 제안한다. 계층 변조 신호 내의 특정 우선 순위를 갖는 신호는 계층 변조 신호를 구성하는 각 신호를 우선 순위에 따라 간섭 신호 성분으로서 제거하거나 가우시안 잡음으로 간주한 후 MAP 방식에 의해 순차적으로 검파된다. 검파 과정을 순차적으로 진행함으로써 반복 수신의 복잡도를 신호 당 전송되는 비트 수에 선형적으로 증가하도록 감소시킬 수 있으며 각 부호화 비트의 연판정 값 계산 시 간섭 제거와 가우시안 가정의 효과를 검파 과정에 반영하여 잡음 분산을 조정함으로써 순차적 검파 방식에 의해 발생할 수 있는 성능 열화를 최소화한다. 전산 모의 실험을 통하여 제안하는 순차적 MAP 검파 방식의 성능이 최적 MAP 검파 방식과 비교하여 0.5dB 미만의 성능열화를 나타내는 것을 보인다.

• 한국통신학회논문지
• /
• 제24권7A호
• /
• pp.1090-1098
• /
• 1999

본 논문에서는 자기 디스크 출력 채널에 사용되는 EPR-4 비터비 디코더 회로를 설계하였다. 비터비 디코더는 ACS 회로, 경로 메모리, 최소값 감지회로, 출력 선택 회로로 구성되었다. 설계한 EPR-4 비터비 디코더는 (1,7) RLL 코드를 사용하여 하드웨어 구현에 필요한 상태수를 8개에서 6개로 감소시켰으며, ACS 연산시 누적 동작과정에서 발생할 수 있는 오버플로우 문제를 처리하기 위해 2의 부소 연산에 바탕을 둔 modulo 비교를 사용하였다. 그리고 경로 메모리 회로에서 6개 출력이 수렴하지 않는 경우 최소 state metric 값을 경로에서 최종 결과값을 결정하도록 파이프라인 구조의 최소값 감지회로를 사용하였다. EPR-4 비터비 디코더 회로는 0.35 $\mu\textrm{m}$ CMOS 공정에 맞추어 설계되었으며, 트랜지스터 개수는 약 15,300 이며, 3.3V의 전압조건에서 최대 데이터 수신율은 250Mbps이다.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.940-948
• /
• 2008

본 논문에서는 휴대용 고속 무선 LAN 시스템에 적합한 저전력/저면적 MIMO-OFDM 기저대역 프로세서의 효율적인 하드웨어 구조를 제시한다. 고속 무선 LAN 시스템은 최대 수백 Mbps의 데이터 속도를 처리해야 하기 때문에 높은 시스템 클럭과 다중경로 구조를 사용하게 되는데, 이는 소모 전력과 구현 면적을 상승시키는 결과를 초래한다. 따라서 본 논문에서는 저전력으로 동작하면서도 동시에 하드웨어 부담을 줄인 고속 무선 LAN 시스템용 기저대역 프로세서의 하드웨어 구조를 제시한다. 이를 위해서 비트 병렬 처리 구조로 설계된 송신단 PLCP(TX-PLCP) 프로세서와 연산 복잡도를 효과적으로 감소시킨 심볼 검출기를 제안한다. 제안된 TX-PLCP 프로세서 구조는 비트 병렬 처리를 통해 동작 주파수를 감소시킴으로써 전력소모를 낮추는 효과를 얻을 수 있고, PMD 프로세서에서 가장 큰 면적을 차지하는 심볼 검출기는 수식 변형을 통해서 나눗셈 연산 및 제곱근 연산을 제거함으로써 저면적 설계를 가능하게 한다. 제안된 하드웨어 구조를 적용한 기저대역 프로세서는 Verilog HDL을 통해 설계 및 검증되었으며, 0.18um CMOS 공정을 통해 합성되었다. 합성결과, 병렬처리 구조를 적용한 TX-PLCP 프로세서는 비트 직렬 처리 구조에 비해 약 81% 감소된 전력에서 동작함을 확인하였고, 제안된 심볼 검출기는 나눗셈 및 제곱근 연산을 포함하는 심볼 검출 기법에 비해 약 18% 정도 하드웨어 복잡도가 감소함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제45권12호
• /
• pp.13-19
• /
• 2008

본 논문에서는 4개의 송신 안테나를 사용하는 새로운 폐루프 직교 시공간 블록 부호 (Closed Loop Orthogonal Space-Time Block Code) 기법을 제안하고 기존의 폐루프 기법들과 비트오율 (Bit Error Rate; BER) 성능을 비교한다. 제안된 기법은 송신기에서 폐루프 기법을 통하여 채널 정보를 귀환받고 심벌 결합기를 통해 변조 심벌들을 결합한 후 시공간 블록 부호화하여 송신 안테나로 전송한다. 그 결과, 제안된 기법은 기존의 폐루프 시공간 블록 부호 기법에 비해 귀환된 채널 정보를 보다 효율적으로 이용함으로써 최대의 채널 이득을 획득하는 동시에 full-rate을 만족한다. 또한 채널 행렬이 직교하므로 수신 심벌에 대한 선형적인 복호가 가능하며 수신기는 낮은 복호 복잡도를 갖게 된다. 모의실험 결과, 제안된 기법은 기존의 폐루프 기법들과 비교하여 성능 향상을 보임을 알 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제12권4호
• /
• pp.7-13
• /
• 2012

본 논문에서는 디지털 전송시 시분산 통신 채널에서 발생되는 부호간 간섭을 최소화시키기 위한 블라인드 등화 알고리즘인 ISCA (Improved Square Contour Algorithm)과 MSCA (Modified Square Contour Algorithm)의 성능을 비교하였다. 송신 신호는 통신 채널에서 진폭과 위상 전달 특성의 비선형성으로 인하여 대역 제한 및 시분산되어 수신될 것이므로 수신측에서 적응 등화기를 사용하여 찌그러짐을 보상한 후 검출기를 통과시켜 "1"과 "0"을 판정하게 된다. 이때 수신기에서 사용되는 적응 등화기의 알고리즘에서는 Constellation Dependent Constant가 매우 중요한 역할을 하며, 이의 계산을 위하여 ISCA와 MSCA에서는 2차 통계치만 이용하였다. 다른 알고리즘에 비해 비교적 간단한 연산으로 이들 2 가지의 전달 특성을 동시에 보상할 수 있는 알고리즘인 ISCA와 MSCA는 존의 SCA (Square Contour Algorithm) 알고리즘 성능을 더욱 개선시킨 것으로 이들의 성능을 컴퓨터 시뮬레이션을 통해 비교하였다. 이를 위하여 복원 성상도, 잔류 isi양 및 MSE를 사용하였으며, 성능의 비교 결과 모든 비교 지수에서 ISCA 알고리즘이 MSCA 알고리즘보다 우월함을 확인하였다. 그러나 등화 알고리즘이 정상 상태에서는 MSCA의 CME항에 의하여 성능의 미소 변화량이 ISCA 보다 적어져서 높은 안정성을 얻을 수 있었다.