• 제목/요약/키워드: Stream Processor

검색결과 76건 처리시간 0.02초

$Nios^{(R)}$ II 임베디드 프로세서를 사용한 병렬처리 시스템의 설계 및 구현 (The Design and implementation of parallel processing system using the $Nios^{(R)}$ II embedded processor)

  • 이시현
    • 한국컴퓨터정보학회논문지
    • /
    • 제14권11호
    • /
    • pp.97-103
    • /
    • 2009
  • 본 논문에서는 시스템의 변경이 많고 적은 비용으로 고성능 데이터 처리가 요구되는 응용분야에서 시스템의 유연성, 가격, 크기 및 성능을 개선하기 위한 목적으로 알테라(Altera)의 $Nios^{(R)}$ II 임베디드 프로세서(embedded processor) 4개를 사용하여 주종(master-slave)과 공유메모리(shared memory) 구조를 가지는 병렬처리 시스템을 설계하고 구현하였다. 설계한 병렬처리 시스템은 $Nios^{(R)}$ II 32bit RISC 프로세서. $SOPC^{(R)}$ Builder, $Quartus^{(R)}$ II, $ModelSim^{(R)}$으로 개발되었으며 설계한 병렬처리 시스템의 성능 평가는 $Terasic^{(R)}$사의 $DE2-70^{(R)}$ 레퍼런스 보드($Cyclone^{(R)}$ II(EP2C70F896C6N) FPGA)에서 검증하고 구현하였다. 설계한 병렬처리 시스템의 성능을 평가하기 위해서 1개, 2개, 4개의 프로세서로 512, 1,024, 2,048, 4,096, 8,192 N-point FFT(fast fourier transform) 연산을 수행하여 속도향상(Sp)과 시스템의 효율(Ep)을 평가하였다. 성능평가 결과 Sp는 1개의 프로세서를 사용한 경우에 비해서 2개의 프로세서를 사용한 경우 평균 1,8배, 4개의 프로세서를 사용한 경우에는 평균 2.4배의 속도향상을 보였다. 또한 Ep는 1개의 프로세서를 사용한 경우에는 1, 2개의 프로세서를 사용한 경우에는 평균 0.90, 4개의 프로세서를 사용한 경우에 평균 0.59를 보였다. 결과적으로 논문에서 구현된 병렬처리 시스템은 단일 프로세서를 사용하는 경우에 비해서 고성능 데이터 처리가 요구되는 분야에서 경제적인 시스템으로 구현할 수 있음을 보였다.

화상회의를 위한 효율적인 온-라인 프레임 스케줄링 알고리즘 (An Efficient On-line Frame Scheduling Algorithm for Video Conferences)

  • 안성용;이정아;심재홍
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권7호
    • /
    • pp.387-396
    • /
    • 2004
  • 본 논문에서는 화상회의 시스템의 서비스 품질(QoS)을 최대화하기 위해 프레임 복원 태스크들에게 프로세서 시간을 효율적으로 분산하는 방안을 제시하고자 한다. 압축된 프레임은 복원에 소요된 프로세서 시간이 증가함에 따라 복원된 영상의 QoS 또한 증가하는 특성을 가진다. 따라서 각 프레임별 복원영상의 품질은 복원을 위해 주어진 서비스 시간의 QoS 함수로 표현될 수 있다. 또한 각 화상회의 스트림은 연속된 프레임간 밀접한 시간 의존성을 가진다. 이러한 특성과 QoS 함수를 기반으로 본 논문에서는 총 QoS를 최대화하면서 모든 프레임이 아닌 일부 프레임들만 스케줄링하는 온-라인 프레임 스케줄링 알고리즘을 제안한다. 실험 결과 시스템 부하가 증가함에 따라 제안 알고리즘은 기존 EDF에 비해 보다 부드럽게 화질이 감소하고, 연속된 프레임들이 끊김 없이 출력되어 보다 자연스런 화자의 동작을 보일 수 있었다.

실시간 MPEG-1 오디오 인코더의 설계 및 구현 (A Design and Implementation of the Real-Time MPEG-1 Audio Encoder)

  • 전기용;이동호;조성호
    • 방송공학회논문지
    • /
    • 제2권1호
    • /
    • pp.8-15
    • /
    • 1997
  • 본 논문에서는 하나의 TMS320C31 Digital Signal Processor (DSP)를 사용하여 실시간으로 동작하는 Motion Picture Experts Group-1 (MPEG-1) 오디오 인코더 시스템을 구현하였다. 우선 MPEG-1 Audio Layer-2 및 심리음향모델-1 관련 기본 알고리듬을 C-언어로 구현하여 기본 동작을 확인하였다. 그리고 전체실행 시간을 줄이기 위하여, 이를 다시 Texas Instruments (Tl) 어셈블리어로 작성하였다. 마지막으로, MPEG-1 오디오 인코더 시스템을 위한 실제 DSP 하드웨어 회로 보드를 설계, 제작하였다. Analog-to-Digital Converter (ADC) 제어, 입출력 제어, 그리고 DSP 보드에서 PC로의 비트열 전송과 같은 주변 모듈들은 Very High Speed Hardware Description Language (VHDL)을 사용하여 Field Programmable Gate Array (FPGA)로 구현하였다. 제작된 시스템은 48 KHz로 샘플링 되는 스테레오 오디오 신호를 실시간으로 처리하여 192 kbps 비트율로 부호화된 비트열을 출력시킨다. 다양한 형태의 스테레오 오디오 신호를 통해, 제작된 오디오 인코더 시스템의 실시간 동작과 양질의 오디오 신호가 복원됨을 확인하였다.

  • PDF

SENSOR DATA MINING TECHNIQUES AND MIDDLEWARE STRUCTURE FOR USN ENVIRONMENT

  • Jin, Cheng-Hao;Lee, Yong-Mi;Kim, Hi-Seok;Pok, Gou-Chol;Ryu, Keun-Ho
    • 대한원격탐사학회:학술대회논문집
    • /
    • 대한원격탐사학회 2007년도 Proceedings of ISRS 2007
    • /
    • pp.353-356
    • /
    • 2007
  • With advances in sensor technology, current researches on the pertinent techniques are actively directed toward the way which enables the USN computing service. For many applications using sensor networks, the incoming data are by nature characterized as high-speed, continuous, real-time and infinite. Due to such uniqueness of sensor data characteristics, for some instances a finite-sized buffer may not accommodate the entire incoming data, which leads to inevitable loss of data, and requirement for fast processing makes it impossible to conduct a thorough investigation of data. In addition to the potential problem of loss of data, incoming data in its raw form may exhibit high degree of complexity which evades simple query or alerting services for capturing and extracting useful information. Furthermore, as traditional mining techniques are developed to handle fixed, static historical data, they are not useful and directly applicable for analyzing the sensor data. In this paper, (1) describe how three mining techniques (sensor data outlier analysis, sensor pattern analysis, and sensor data prediction analysis) are appropriate for the USN middleware structure, with their application to the stream data in ocean environment. (2) Another proposal is a middleware structure based on USN environment adaptive to above mining techniques. This middleware structure includes sensor nodes, sensor network common interface, sensor data processor, sensor query processor, database, sensor data mining engine, user interface and so on.

  • PDF

모바일 멀티미디어 데이타를 위한, 의사난수생성기와 순열 기법을 결합한 효율적인 암호화 기법 (An Efficient Encryption Scheme Combining PRNG and Permutation for Mobile Multimedia Data)

  • 한정규;조유근
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권11호
    • /
    • pp.581-588
    • /
    • 2007
  • 디지털 저작권 관리 기법은 계산비용의 경감을 목적으로 컨텐츠 암호화를 위해 대칭 키 암호화 기법을 채택하였으며 데스크탑 환경에서는 강한 보안성과 적절한 암호화 속도를 가지는 AES를 주로 사용하고 있다. 그러나 낮은 성능의 프로세서와 제한된 전력환경에서 동작하는 모바일 기기에서는 더욱 낮은 계산 비용 실현과 에너지 소모 경감을 요구한다. 이에 본 논문에서는 모바일 기기에서 사용 가능한 효율적인 스트림 암호화 기법을 제안한다. 제안 기법은 의사 난수 생성기를 사용하여 원본 키 스트림을 생성한 다음 이에 동적 생성한 순열을 적용하여 확장 키 스트림을 생성한다. 확장 키 스트림을 평문과 논리 합하여 암호문을 생성한다. 순열을 이용하여 키 스트림 생성에 사용되는 의사 난수 생성기의 사용 횟수를 줄였기 때문에 일반 스트림 암호화 기법에 비해 멀티미디어 데이타의 암/복호화 속도가 빠르며 에너지 소모를 줄였다. 특히 제안 기법은 멀티미디어 파일의 임의 접근 시 일반 스트림 암호화 기법에 비해 약 2배의 속도향상을 보인다.

실시간 헬스케어 시스템을 위한 데이터 스트림 서버의 설계 및 구현 (The Design and Implementation of the Real-time Data Stream Server for Continuity of Care Record)

  • 오택군;이연;배해영
    • 한국컴퓨터정보학회논문지
    • /
    • 제16권12호
    • /
    • pp.71-81
    • /
    • 2011
  • 스마트폰 기반 개인 전자의료기록 관리 서비스는 병원과 의사와 환자가 병력을 공유하고 조회하여 환자의 병력을 효과적으로 관리하여 진단 효율을 높이는 서비스이다. 그러나 이런 전자의료기록 관리 서비스에서 발생되는 데이터는 도시와 같은 큰 범위의 모든 환자들의 병력 데이터를 전통 데이터베이스 관리시스템(DBMS)을 사용해 처리할 경우 빈번하게 발생하는 질의 처리 요청 등의 원인으로 병목현상이 발생 할 수 있어 실시간 데이터 스트림의 처리를 지원하는 데이터 스트림 관리시스템(Data Stream Management System)에 대한 연구가 진행되고 있다. 본 논문에서는 시스템 구조 및 연속 질의 처리기와 CCR 데이터 구조를 포함한 CCR 데이터 스트림 서버 시스템을 제안한다. 제안 시스템은 실시간적으로 발생하는 CCR 데이터 스트림을 처리 및 모니터링 하기 위한 시스템으로 사용자의 CCR 데이터 이력데이터에 대한 조회 및 실시간으로 발생하는 CCR 데이터에 대한 연속질의를 지원한다. 또한 개인 건강 정보는 지리적으로 떨어져 있는 헬스케어 프로바이더 사이에서 공유되어 환자의 병원이력정보를 관리한다. 또한 본 논문에서는 제안시스템에 기반한 아이폰 헬스케어 응용어플리케이션을 설계 및 개발하여 제안 시스템의 설계와 구축과정 및 성능을 보여준다.

RSA 암호화 프로세서에 최적화한 32비트 곱셈기 설계 (Design of an Optimized 32-bit Multiplier for RSA Cryptoprocessors)

  • 문상국
    • 한국정보통신학회논문지
    • /
    • 제13권1호
    • /
    • pp.75-80
    • /
    • 2009
  • 1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용하는 타겟 RSA 프로세서에서, 128 비트 곱셈을 효율적으로 수행하기 위하여 실험을 통하여 최적화한 32비트 *32비트 곱셈기를 설계하고 검증하였다. 본 논문에서 설계한 곱셈기는 128비트 곱셈에 필요한 누적곱셈을 효율적으로 구현하는 데 필수적인 연산모듈이 된다. 구현된 곱셈기는 자동으로 합성 하였고, 기준이 되는 RSA 프로세서의 동작 주파수에서 정상적으로 동작하였다.

프로그래머블 멀티 포맷 비디오 디코더 (A Programmable Multi-Format Video Decoder)

  • 김재현;박구만
    • 방송공학회논문지
    • /
    • 제20권6호
    • /
    • pp.963-966
    • /
    • 2015
  • 본 논문에서는 최신 압축 표준인 HEVC(High Efficiency Video Coding)를 포함한 다양한 비디오 압축 표준을 처리할 수 있는 프로그래머블 멀티 포맷 복호기(Multi-Format video Decoder: MFD)를 제안한다. 제안한 MFD는 DTV(Digital Tele-Vision) SoC(System on Chip)에 필요한 고사양의 FHD(Full High Definition) 비디오 복호기를 목표로 하였다. 다양한 동영상 압축 표준과 방대한 연산 능력을 지원하기 위하여 제안된 플랫폼에서는 재구성형 프로세서(reconfigurable processor)와 하드웨어 가속기의 하이브리드 구조를 사용하였다. 실험결과 HEVC로 압축된 초당 30장의 FHD 영상을 300MHz에서 디코딩 가능함을 확인하였다.

IP에 기반한 블루투스 기저대역 모듈의 설계 및 구현 (Design and Implementation of a Bluetooth Baseband Module based on IP)

  • 임지숙;천익재;김보관
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
    • /
    • pp.1285-1288
    • /
    • 2002
  • Bluetooth wireless technology is a publicly available specification proposed for Radio Frequency (RF) communication for short-range and point-to- multipoint voice and data transfer. It operates in the 2.4GHz ISM(Industrial, Scientific and Medical) band and offers the potential for low-cost, broadband wireless access for various mobile and portable devices at range of about 10 meters. In this paper, we describe the structure and the test results of the bluetooth baseband module we have developed. This module was developed based on IP reuse. So Interface of each module such as link controller UART, and audio CODEC is designed based on ARM7 comfortable processor. We also considered various interfaces of related external chips. The fully synthesizable baseband module was fabricated in a $0.25{\mu}m$ CMOS technology occupying $2.79{\times}2.8mm^2$ area including the ARM TDMI processor. And a FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

  • PDF

CMOS 카메라 이미지 센서용 ISP 구현 (An Implementation of ISP for CMOS Image Sensor)

  • 손승일;이동훈
    • 한국정보통신학회논문지
    • /
    • 제11권3호
    • /
    • pp.555-562
    • /
    • 2007
  • CMOS 이미지 센서로부터 수신한 베이어 입력 스트림을 디스플레이 장치로 보기위해서는 영상 신호처리를 수행해야 한다. 즉, 이러한 영상 신호처리를 수행한 부분을 ISP(Image Signal Processor)라 한다. ISP 처리를 통해서 실제 원본 이미지를 볼 수 있다. ISP는 감마교정, 인터폴레이션, 공간적 변환, 이미지 효과, 이미지 스케일, AWB, AE, AF 등과 같은 기능을 수행한다. 본 논문에서는 CMOS 카메라 이미지 센서용 ISP를 모델링하여 최적화 알고리즘을 소프트웨어 검증을 통해 도출하였으며, VHDL 언어를 이용하여 설계하고 ModelSim6.0a 시뮬레이터를 이용하여 검증하였다. 또한 보드 레벨의 검증을 위해 PCI 인터페이스를 이용하여 설계한 ISP 모듈을 자일링스 XCV-1000e에 다운로드하여 결과를 확인하였다.