• 정보와 통신
• /
• 제19권11호
• /
• pp.46-55
• /
• 2002

Vector signal analyzer 등과 같은 신호분석기에서는 현재 주로 사용하고 있는 주파수대 (30GHz 이하)의 다양한 신호를 수신하여 분석하는 기능이 요구된다. 이러한 시스템에서는 대상 신호의 특성이 매우 다양하기 때문에 기본적으로 광대역 신호를 수신할 수 있도록 설계하고 필요에 따라서 원하는 신호를 추출하여 상세하게 분석할 수 있도록 설계한다. 종래에는 이러한 기능을 구현하기가 매우 어려웠으나 SDR (software defined radio) 기술의 발달에 힘입어 광대역 수신기의 설계가 용이해지고 있다. 본 고에서는 SDR 구조를 기반으로 한 광대역 수신기의 구조 및 원리를 기술한다.

• 전자공학회지
• /
• 제33권2호
• /
• pp.40-51
• /
• 2006

본 논문에서는 SDR(Software Defined Radio)을 기반으로 한 단말기의 핵심 요소인 재구성형 단말 모뎀 기술에 대해 살펴 본다. 재구성형 단말 모뎀은 적용 목적에 따라서 다양한 요구사항을 가지며, 전면적인 SDR 개념의 도입에는 상당한 시간이 요구될 것으로 보이는 반면, 재구성형 단말 모뎀 분야에서는 최근 다양한 솔루션들이 등장하면서 상용화 가능성이 높아지고 있다. 특히 제조업체 관점에서는 새로운 시스템에 대한 개발 기간과 비용의 절감, 그리고 사업자 관점에서는 새로운 서비스의 빠른 망 적용 및 다양한 망 형상 전개 용이성 등의 장점이 있다. 본 논문에서는 재구성형 단말 모뎀의 개발 동향 및 발전 방향을 살펴보고, 재구성형 모뎀 솔루션을 적용한 개발 사례를 소개한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.395-398
• /
• 2002

본 논문은 Global loaming, backward compatibility, 그리고 multi-standard가 요구되는 미래의 통신시스템에 대한 해답인 Software Defined Radio에 관한 글로서 SDR의 개념과, 그 접근 방법에 대해서 논하고자 한다. 특히 3세대 이동통신인 WCDMA system을 모델로 하여, 그 접근방법에 대해 살펴본다. SDR의 발전은 크기, 무게, 전력소모의 문제와, 전용의 하드웨어 없이 동작할 때의 성능저하를 문제를 해결해야 한다. 여기서 그 해결방안으로 SoC와 Multi-CPU의 방법을 제시하고자 한다.

• 정보와 통신
• /
• 제18권6호
• /
• pp.92-110
• /
• 2001

Software Defined Radio(SDR) 기술은 첨단 디지털 신호처리 기술과 고성능 디지털 신호처리 소자를 기반으로 하드웨어 수정 없이 모듈화된 소프트웨어 변경만으로 단일의 송수신 시스템을 통해 다수의 무선 통신 규격을 통합·수용하기 위한 무선 접속기반 기술이다. 여러 규격의 이종 복합 네트워크 환경하에서 구성될 IMT-2000 이후의 4세대 이동 통신 시스템은 다양한 형태의 서비스, 응용 및 컨텐츠를 적절한 무선 접속 방식을 통해 제공하고 네트워크들 간의 유연한 인터페이스를 보장하기 위해 재구성 가능한 SDR 개념 기반의 통신 플랫폼이 요구된다. 본 논문에서는 4세대 이동 통신 시스템의 근간이 될 SDR의 핵심 기술 및 주요 적용 가능 기술에 대하여 논한다.

• 인터넷정보학회논문지
• /
• 제7권2호
• /
• pp.121-136
• /
• 2006

재구성(reconfiguration) 기능을 갖춘 SDR(Software Defined Radio) 시스템이 가져야할 소프트웨어 아키텍처와 컴포넌트들 사이에 필요한 프로토콜에 대한 분석을 수행하고 기능 구현을 위한 시스템 설계 내용을 제시한다. 이를 위해 SDR의 기술동향을 분석하고, SDR 시스템을 구축하기 위한 모델을 임베디드 시스템 (Imbedded System)에 입각하여 설계하였다. SDR 시스템 아키텍처는 하드웨어, 운영체제, 미들웨어, 서비스 객체, 응용 계층으로 이루어지는 5계층 구조를 제시한다. SDR 시스템은 리눅스 운영체제 기반에서 구축하였으며, SDR의 주요 특징인 확장성 (scalability)과 재구성 기능이 상호보완적이 되도록 하였다. 5계층 구조에서 SDR의 핵심 기능인 소프트웨어 다운로드 (Software Download) 기능을 구현하기 위한 프로토콜 및 객체의 상태천이도를 수용하는 소프트웨어 설계 내용을 제시한다.

• 한국위성정보통신학회논문지
• /
• 제2권2호
• /
• pp.48-52
• /
• 2007

최근들어 하드웨어방식의 GPS 수신기를 소프트웨어 방식의 Software-Defined Radio(SDR)기법으로 구성하는 연구가 활발히 진행되고 있다. 이러한 소프트웨어 기반의 GPS 수신기는 기존의 하드웨어 방식으로 처리하는 신호획득부와 추적부를 마이크로 프로세서를 통해 소프트웨어 기법으로 처리하는 것을 말한다. 본 논문에서는 이러한 소프트웨어 기법을 이용하여 GPS 수신기를 설계하며 PC 기반에서 시뮬레이션을 통해 신호획득부, 추적부, 메시지 복조부를 설계하고 검증한다. 또한 의사거리 오차를 도출하기 위하여 신호 획득부와 추적부에 대해 효율적인 알고리즘을 제안하고 최종적으로L1 주파수대역의 여러 위성을 통해 수신된 채널간의 상대적 지연을 통해 의사거리를 계산한다. 본 논문에서 제시된 수신기기법은 향후 개발목표인 GPS/Galileo 복합시스템의 개발요소에 포함될 것이며 규격 및 성능을 검증할 방법을 제시할 뿐만 아니라 다양한 디버깅 환경을 제공함으로써 개발단계에 매우 유용하게 적용될 것이다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.1216-1221
• /
• 2005

The GPS software receiver based on the SDR(Software Defined Radio) technology provides the ability to easily adopt other signal processing algorithms without changing or modifying the hardware of the GPS receiver. However, it is difficult to implement the GPS software receiver using a commercial processor because of heavy computation load for processing the GPS signals in real time. This paper proposes an efficient GPS signal processing scheme and correlator structure to reduce the computation load for processing the GPS signal in the GPS software receiver, which uses a patterned look-up table method to generate the correlation value between the GPS signals and the replica signals. In this paper, it is explained that the computation load of the proposed scheme is much smaller than that of the previous GPS signal processing scheme. Finally, the processing time of the proposed scheme is compared with that of the previous scheme, and the improvement is shown from the viewpoint of the computation load.

• 한국전자파학회지:전자파기술
• /
• 제24권5호
• /
• pp.65-72
• /
• 2013

ETSI(European Telecommunication Standards Institute), TC(Technical Committee), RRS(Reconfigurable Radio Systems)에서는 소프트웨어 모뎀 기반 멀티모드 단말기의 연구 및 표준을 개발하고 있다. 소프트웨어 모뎀 기반 멀티모드 단말기는 SDR(Software Defined Radio) 기술을 바탕으로 단말기 플랫폼에 독립적인 라디오 어플리케이션을 운용함으로써, 하나의 단말기에서 동시에 다양한 이동통신 표준을 이용할 수 있는 차세대 단말기이다. 본 논문에서는 TC RRS에서 정의한 라디오 어플리케이션 사이에서의 리소스 공유 방법과 라디오 어플리케이션의 배포 형태에 따른 멀티모드 단말기의 분류에 대해 소개한다. 또한, 여러 개의 라디오 어플리케이션을 동시에 운영할 수 있는 멀티모드 단말기의 아키텍처와 인터페이스에 대해 소개한다.

• 정보와 통신
• /
• 제25권3호
• /
• pp.48-52
• /
• 2008

인지 무선(CR: Cognitive Radio) 시스템은 SDR(Software Defined Radio) 기술을 기반으로 주변 환경을 인지하여 가용한 주파수를 선정하고 통신하는 기본적인 기능과 여러 가지 환경 파라미터를 지속적으로 업데이트하는 학습 알고리즘이 합쳐진 기술이다. CR기술은 최근 무선 통신 서비스의 발전으로 주파수의 수요가 증가하면서 사용하지 않는 주파수 자원을 효율적으로 이용하기 위한 기술로써 각광받고 있다. CR시스템을 단말에 적용 및 구현하기 위해 선행되어야 하는 연구 분야는 크게 하드웨어 분야와 소프트웨어 분야로 나누어 생각할 수 있다. 하드웨어 분야에 관련된 연구는 다시 RF 처리부와 디지털 신호 프로세스부로 나눌 수 있다. 본 논문에서는 CR 시스템을 단말에 적용하기 위해 필요한 선행 기술들을 살펴보고, 실제 단말에 적용 했을 때의 단말 형태에 대해 알아본다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.385-390
• /
• 2006

This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.