• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.355-357
• /
• 2003

최근 급속한 발전으로 인해 다양해지고 있는 무선 통신 기술들은 각자의 고유한 주파수, 채널 부호화 기법. 변복조 기법을 쓰는 경우가 많다. 이로 인해, 다양한 무선 통신 기술간의 비호환성 문제가 제기되고 있다. 이러한 문제를 해결하기 위한 기술이 SDR(Software Defined Radio)이다. SDR은 신호 처리(Signal Processing)를 소프트웨어적으로 구현하는 것이다. 이러한 SDR 기술은 하나의 하드웨어를 이용해서 설러 무선 통신 기술들을 이용할 수 있게 한다. 현재 대부분의 SDR의 연구는 재구성 가능한 하드웨어 로직과 코어 프레임워크인 SCA(Software Communication Architecture)로 초점이 맞추어지고 있다 하지만 SDR 시스템의 특성을 고려했을 때, 실시간성(Real-Time)과 유연성(Flexibility), 재구성(Reconfigurability)을 위한 기능을 추가하기 위해 이에 적합한 운영체제의 연구가 필요하다. 본 논문에서는 휴대 기기에서의 SDR 시스템에 대해 간략히 알아보고 이를 위한 운영체제의 요구사항을 설명하여 그에 적합한 운영체제의 구조와 재구성 기법을 설명한다.

• 정보와 통신
• /
• 제19권11호
• /
• pp.109-122
• /
• 2002

최근 Software Defined Radio(혹은 Software Radio) 관련 연구가 국내외에서 활발해지면서 RF부품 및 시스템에 적용하기 위한 연구가 새로운 주제로 부각되고 있다. 본 고에서는 이러한 추세에 맞추어 RF 대역에서 부품 및 시스템의 연구 내용 검토하며, 가장 문제가 된다고 판단되는 대역통과여파기의 설계를 중심으로 논의하고자 한다.

• 대한임베디드공학회논문지
• /
• 제9권6호
• /
• pp.353-360
• /
• 2014

In cognitive radio networks (CRNs), SU (secondary user)'s transmissions are frequently disrupted by PU (primary user)'s transmission. Therefore SU expereiences consecutive retransmission timeout and its exponential backoff, and subsequently, the TCP of SU does not proceed with the transmission even after the disruption is over or the SU succeeds to hold an idle channel. In order to solve this problem, we propose a cross-layer approach called TCP-Freeze-CR. Moreover we consider a practical scenario where either secondary transmitter (ST) or secondary receiver (SR) detects PU's transmission, which results in the need of spectrum synchronization mechanism. All of our proposals are implemented and verified with a real CRN testbed consisting of 6 software radios called USRP. The experimental results illustrate that standard TCP suffers from significant performance degradation and show that TCP-Freeze-CR greatly mitigates the degradation.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(A)
• /
• pp.361-364
• /
• 2011

Nowadays, an explosive increase of mobile devices has triggered a lot of research into radio resource management. Therefore, many studies have been done and still underway to use this limited resource efficiently. However, most of the existing studies focused on efficiency in mac layer. In this paper, I proposed a timer to manage radio resource, which refreshes the timer's values based on the number of connections dynamically. This dynamic timer enables Base Station (BS) to be able to manage available radio resources efficiently and accommodate much more Mobile Stations (MSs). Simulation result showed that BS with dynamic timer could accommodate the MS about 30% more, compared with BS with a static timer in terms of radio resource management. Dynamic timer is not restricted to any specific network standard. So its mechanism is practical and implementable without changing the original standard, which can contribute to service providers by increasing capability that BS can support.

• 한국지능시스템학회논문지
• /
• 제24권6호
• /
• pp.657-664
• /
• 2014

본 논문은 SDR(Software-Defined Radio) 송수신기의 운용 소프트웨어 품질평가를 위한 평가 척도를 제시하고 평가를 자동화할 수 있는 평가 소프트웨어 개발에 대해 설명한다. SDR 운용 소프트웨어는 하드웨어에 종속적인 동작을 하기 때문에 이에 맞는 평가 척도를 도출하기 위하여 동작 환경 및 운영 분야와 동작 방식에 근거한 품질평가 요구사항을 추출하였다. 도출된 평가 척도를 이용한 품질평가의 자동화를 위하여 평가 소프트웨어를 C#언어와 MySQL 데이터베이스를 이용하여 개발하였다. 평가 소프트웨어는 데이터베이스를 이용하여 평가 요소를 입력 또는 갱신할 수 있으며 스크립트를 이용한 자동 평가 기능이 있으며 평가 결과의 시각적 표현이 가능하도록 개발되었다. 도출된 평가 척도와 평가 소프트웨어를 사용하여 파악된 소프트웨어 품질 향상을 위한 개선점은 고품질 SDR 운용 소프트웨어 개발에 유용하게 사용되고 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.969-972
• /
• 2009

유비쿼터스 사회가 도래하면서 개인의 휴대단말기가 기하급수적으로 증가하고 있다. 이러한 지능형 개인 휴대단말기는 상호간 네트워킹을 통한 정보교류를 위하여 무선 주파수를 사용하게 되고, 허가된 주파수 대역은 한정되어 있어, 전세계적으로 주파수 부족에 대한 우려감을 낳게 되었다. 이에 따라 정보통신을 위한 고성능 집적회로의 개발과 다양한 통신 프로토콜의 발전으로 새로운 종류의 소프트웨어로 정의된 무선통신방식 (SDR; Software Defined Radio)인 Cognitive Radio (CR; 인지 무선통신)이 대두하게 되었다. 이 새로운 개념의 CR은 주변의 정보를 수집하여 학습하면서 주변의 스펙트럼을 센싱하여 비어있는 채널 정보를 활용하여 통신을 수행하는 기술이다. 본 고에서는 CR 연구에 대한 세계적인 동향과 현재 이슈가 되고 있는 문제점에 대하여 분석하고 기술한다.

• Journal of Positioning, Navigation, and Timing
• /
• 제7권4호
• /
• pp.189-203
• /
• 2018

In this paper, a Software Defined Radio (SDR) architecture was designed and implemented for rapid prototyping of GNSS receiver. The proposed SDR can receive various GNSS and direct sequence spread spectrum (DSSS) signals without software modification by expanded input parameters containing information of the desired signal. Input parameters include code information, center frequency, message format, etc. To receive various signal by parameter controlling, a correlator, a data bit extractor and a receiver channel were designed considering the expanded input parameters. In navigation signal processing, pseudorange was measured based on Coordinated Universal Time (UTC) and appropriate navigation message decoder was selected by message format of input parameter so that receiver position can be calculated even if SDR is set up various GNSS combination. To validate the proposed SDR, the software was implemented using C++, CUDA C based on GPU and USRP. Experimentation has confirmed that changing the input parameters allows GPS, GLONASS, and BDS satellite signals to be received. The precision of the position from implemented SDR were measured below 5 m (Circular Error Probability; CEP) for all scenarios. This means that the implemented SDR operated normally. The implemented SDR will be used in a variety of fields by allowing prototyping of various GNSS signal only by changing input parameters.

• Journal of electromagnetic engineering and science
• /
• 제3권2호
• /
• pp.91-98
• /
• 2003

Software Communication Architecture(SCA) has been made to reduce the development period of new waveform applications by reusing design modules. Software Defined Radio(SDR) forum adopted SCA specification and follows its design concept. However, SCA specification does not describe interfaces and deployments of resources in details, which are software components, and how to implement them as well as how to communicate each other are another missing points in specification. In this paper, we propose a resource design methodology and details of adapter implementation for Core Framework(CF) that is a core set of open interface and services providing an abstraction of the underlying software and hardware layer. We also present SDR prototype system which communicates with resources implemented in different programming languages and processors in legacy environment through our design methodology.

• ETRI Journal
• /
• 제35권5호
• /
• pp.767-774
• /
• 2013

In this paper, a novel parallel Viterbi decoding scheme is proposed to decrease the decoding latency and power consumption for the software-defined radio (SDR) system. It implements a divide-and-conquer approach by first dividing a block into a series of subblocks, then performing independent Viterbi decoding for each subsequence, and finally merging the surviving subpaths into the final path. Moreover, a network-on-chip-based SDR platform is used to evaluate the performance of the proposed parallel Viterbi decoding scheme. The experiment results show that our scheme can speed up the Viterbi decoding process without increasing the BER, and it performs better than the current state-of-the-art methods.

• ETRI Journal
• /
• 제30권1호
• /
• pp.113-128
• /
• 2008

Turbo codes are extensively used in current communications standards and have a promising outlook for future generations. The advantages of software defined radio, especially dynamic reconfiguration, make it very attractive in this multi-standard scenario. However, the complex and power consuming implementation of the maximum a posteriori (MAP) algorithm, employed by turbo decoders, sets hurdles to this goal. This work introduces an ASIP architecture for the MAP algorithm, based on a dual-clustered VLIW processor. It displays the good performance of application specific designs along with the versatility of processors, which makes it compliant with leading edge standards. The machine deals with multi-operand instructions in an innovative way, the fetching and assertion of data is serialized and the addressing is automatized and transparent for the programmer. The performance-area trade-off of the proposed architecture achieves a throughput of 8 cycles per symbol with very low power dissipation.