• Title/Summary/Keyword: Silicon thin

Search Result 1,699, Processing Time 0.035 seconds

A Study on the Abnormal Oxidation of Stacked Capacitor due to Underlayer Dependent Nitride Deposition (질화막 성장의 하지의존성에 따른 적층캐패시터의 이상산화에 관한 연구)

  • 정양희
    • Journal of the Korean Institute of Electrical and Electronic Material Engineers
    • /
    • v.11 no.1
    • /
    • pp.33-40
    • /
    • 1998
  • The composite SiO$_2$/Si$_3$N$_4$/SiO$_2$(ONO) film formed by oxidation on nitride film has been widely studied as DRAM stacked capacitor multi-dielectric films. Load lock(L/L) LPCVD system by HF cleaning is used to improve electrical capacitance and to scale down of effective thickness for memory device, but is brings a new problem. Nitride film deposited using HF cleaning shows selective deposition on poly silicon and oxide regions of capacitor. This problem is avoidable by carpeting chemical oxide using $H_2O$$_2$cleaning before nitride deposition. In this paper, we study the limit of nitride thickness for abnormal oxidation and the initial deposition time for nitride deposition dependent on underlayer materials. We proposed an advanced fabrication process for stacked capacitor in order to avoid selective deposition problem and show the usefulness of nitride deposition using L/L LPCVD system by $H_2O$$_2$cleaning. The natural oxide thickness on polysilicon monitor after HF and $H_2O$$_2$cleaning are measured 3~4$\AA$, respectively. Two substrate materials have the different initial nitride deposition times. The initial deposition time for polysilicon is nearly zero, but initial deposition time for oxide is about 60seconds. However the deposition rate is constant after initial deposition time. The limit of nitride thickness for abnormal oxidation under the HF and $H_2O$$_2$cleaning method are 60$\AA$, 48$\AA$, respectively. The results obtained in this study are useful for developing ultra thin nitride fabrication of ONO scaling and for avoiding abnormal oxidation in stacked capacitor application.

  • PDF

Effect of Heat Treatment Temperature and Coating Thickness on Conversion Lens for White LED (백색 LED용 색변환 렌즈의 열처리 온도 및 코팅 두께에 따른 영향)

  • Lee, Hyo-Sung;Hwang, Jong Hee;Lim, Tae-Young;Kim, Jin-Ho;Jung, Hyun-Suk;Lee, Mi Jai
    • Journal of the Korean Ceramic Society
    • /
    • v.51 no.6
    • /
    • pp.533-538
    • /
    • 2014
  • Today, silicon and epoxy resin are used as materials of conversion lenses for white LEDs on the basis of their good bonding and transparency in LED packages. But these materials give rise to long-term performance problems such as reaction with water, yellowing transition, and shrinkage by heat. These problems are major factors underlying performance deterioration of LEDs. In this study, in order to address these problems, we fabricated a conversion lenses using glass, which has good chemical durability and is stable to heat. The fabricated conversion lenses were applied to a remote phosphor type. In this experiment, the conversion lens for white LED was coated on a glass substrate by a screen printing method using paste. The thickness of the coated conversion lens was controlled during 2 or 3 iterations of coating. The conversion lens fabricated under high heat treatment temperature and with a thin coating showed higher luminance efficiency and CCT closer to white light than fabricated lenses under low heat treatment temperature or a thick coating. The conversion lens with $32{\mu}m$ coating thickness showed the best optical properties: the measured values of the CCT, CRI, and luminance efficiency were 4468 K, 68, and 142.22 lm/w in 20 wt% glass frit, 80 wt% phosphor with sintering at $800^{\circ}C$.

Evaluation of a FPGA controlled distributed PV system under partial shading condition

  • Chao, Ru-Min;Ko, Shih-Hung;Chen, Po-Lung
    • Advances in Energy Research
    • /
    • v.1 no.2
    • /
    • pp.97-106
    • /
    • 2013
  • This study designs and tests a photovoltaic system with distributed maximum power point tracking (DMPPT) methodology using a field programmable gate array (FPGA) controller. Each solar panel in the distributed PV system is equipped with a newly designed DC/DC converter and the panel's voltage output is regulated by a FPGA controller using PI control. Power from each solar panel on the system is optimized by another controller where the quadratic maximization MPPT algorithm is used to ensure the panel's output power is always maximized. Experiments are carried out at atmospheric insolation with partial shading conditions using 4 amorphous silicon thin film solar panels of 2 different grades fabricated by Chi-Mei Energy. It is found that distributed MPPT requires only 100ms to find the maximum power point of the system. Compared with the traditional centralized PV (CPV) system, the distributed PV (DPV) system harvests more than 4% of solar energy in atmospheric weather condition, and 22% in average under 19% partial shading of one solar panel in the system. Test results for a 1.84 kW rated system composed by 8 poly-Si PV panels using another DC/DC converter design also confirm that the proposed system can be easily implemented into a larger PV power system. Additionally, the use of NI sbRIO-9642 FPGA-based controller is capable of controlling over 16 sets of PV modules, and a number of controllers can cooperate via the network if needed.

Investigation of InAs/InGaAs/InP Heterojunction Tunneling Field-Effect Transistors

  • Eun, Hye Rim;Woo, Sung Yun;Lee, Hwan Gi;Yoon, Young Jun;Seo, Jae Hwa;Lee, Jung-Hee;Kim, Jungjoon;Kang, In Man
    • Journal of Electrical Engineering and Technology
    • /
    • v.9 no.5
    • /
    • pp.1654-1659
    • /
    • 2014
  • Tunneling field-effect transistors (TFETs) are very applicable to low standby-power application by their virtues of low off-current ($I_{off}$) and small subthreshold swing (S). However, low on-current ($I_{on}$) of silicon-based TFETs has been pointed out as a drawback. To improve $I_{on}$ of TFET, a gate-all-around (GAA) TFET based on III-V compound semiconductor with InAs/InGaAs/InP multiple-heterojunction structure is proposed and investigated. Its performances have been evaluated with the gallium (Ga) composition (x) for $In_{1-x}Ga_xAs$ in the channel region. According to the simulation results for $I_{on}$, $I_{off}$, S, and on/off current ratio ($I_{on}/I_{off}$), the device adopting $In_{0.53}Ga_{0.47}As$ channel showed the optimum direct-current (DC) performance, as a result of controlling the Ga fraction. By introducing an n-type InGaAs thin layer near the source end, improved DC characteristics and radio-frequency (RF) performances were obtained due to boosted band-to-band (BTB) tunneling efficiency.

Properties of the oxynitride films formed by thermal oxidation in $N_2O$ ($N_2O$ 가스에서 열산화에 의해 형성된 oxynitride막의 특성)

  • Bae, Sung-Sig;Lee, Cheol-In;Choi, Hyun-Sik;Seo, Yong-Jin;Kim, Tae-Hyung;Kim, Chang-Il;Chang, Eui-Goo
    • Proceedings of the KIEE Conference
    • /
    • 1993.07b
    • /
    • pp.1295-1297
    • /
    • 1993
  • Properties of oxynitride films oxidized by $N_2O$ gas after thermal oxidation and $N_2O$ oxide films directly oxidized using $N_2O$ gas on the bare silicon wafer have been studied. Through the AES analysis, Nitrogen pile-up at the interface of Si/oxynitride and Si/$N_2O$ oxide has observed. Also, it could be presumed that there are differences in the mechanism of the growth of film by observing film growth. $N_2O$ oxide and oxynitride films have the self-limited characteristics. Therefore, it will be possible to obtain ultra-thin films. Nitrogen pile-up at the interfaces Si/oxynitride and Si/$N_2O$ oxide strengthens film structure and improves dielectric reliability. Although fixed charge densities and interface trap densities of $N_2O$ oxide and oxynitride films has somewhat higher than those of thermal $SiO_2,\;N_2O$ oxide and oxynitride films showed improved I-V characteristics and constant current stress.

  • PDF

적층형 박막 실리콘 태양전지 효율의 한계 및 돌파구

  • Myeong, Seung-Yeop
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.27-27
    • /
    • 2010
  • 최근에 고유가와 지구온난화로 인하여 에너지가 향후 인류의 50년을 좌우할 가장 큰 문제로 대두되고 있어서 지구의 모든 에너지의 근원인 태양광을 이용하는 태양광 발전은 무한한 청정 에너지로 각광받고 있다. 빛을 흡수하여 전기에너지로 변환하는 태양전지는 풍력, 수소연료전지, 조력, 바이오에탄올 등의 신재생에너지 기술 중에서 상품성은 가장 뛰어나지만 발전단가가 가장 높은 것이 단점이다. 태양광 발전단가를 줄여서 기존의 화석에너지를 이용한 발전단가와 견줄 수 있는 그리드 패러티(grid parity)를 달성하려면 태양전지 모듈의 고효율화와 동시에 저가화가 반드시 이루어져야 한다. 현재 태양광 모듈 시장의 90%는 효율이 12-16% 정도로 높은 단결정(single crystalline or monocrystalline) 실리콘이나 다결정(polycrystalline or multicrystalline) 실리콘 등의 벌크(bulk)형 결정질 실리콘 모듈이 차지하고 있으나 원재료인 실리콘 웨이퍼의 제조단가의 50%를 차지하고 있어서 저가화가 어렵다. 반면, 원료가스를 분해하여 대면적 기판에 증착하는 박막(thin-film) 실리콘 태양전지의 경우는 차세대 태양전지로 각광받고 있다. 박막 실리콘 모듈은 매우 적은 실리콘 원재료를 소비한다. 단결정이나 다결정 실리콘 웨이퍼의 두께가 $180-250\;{\mu}m$ 정도인 것에 비해서 박막 실리콘의 두께는 $0.3-3\;{\mu}m$ 수준이다. 더불어, 유리, 플라스틱 등의 저가 기판에 저온 대면적 증착이 가능하여 저가양산화에 유리하다. 박막 실리콘 모듈은 벌크형 실리콘 모듈(-0.5%/K) 대비 낮은 온도계수[비정질 실리콘(amorphous silicon; a-Si:H)의 경우 -0.2%/K]와 빛의 세기가 약한 산란광에서도 동작하여 평균발전시간이 증가하므로 외부환경에서 우수한 발전성능을 보이고 있다. 태양전지 모듈은 상온에서의 안정화 효율을 기준으로 가격이 책정되어($/$W_p$) 판매되기 때문에 벌크형 실리콘 모듈에 비해서 박막 실리콘 모듈은 가격대 성능비가 우수하다. 따라서 박막 실리콘 모듈은 벌크형 결정 실리콘 모듈의 대안으로 떠오르고 있으며, 레이저 기술을 이용하여 수려한 투광형 건물일체형(building integrated photovoltaic; BIPV) 모듈을 제작할 수 있는 장점도 있다. 이러한 장점에도 불구하고 기존의 양산화된 단일접합 비정질 실리콘 태양광 모듈은 효율이 6-7%로 낮아서 설치면적 및 설치 모듈의 증가가 성장의 걸림돌이 되고 있다. 박막 실리콘 태양전지의 고효율화를 도모하기 위해서 적층형 탄뎀셀로 양산 트렌드가 변화하고 있다. 이에 적층형 박막 실리콘 태양전지 효율의 한계 및 돌파구에 대해서 논의한다.

  • PDF

Comparative Study of Thermal Annealing and Microwave Annealing in a-InGaZnO Used to Pseudo MOSFET

  • Mun, Seong-Wan;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.08a
    • /
    • pp.241.2-241.2
    • /
    • 2013
  • 최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 MOSFET 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 따라서, 본 연구에서는 RF sputter를 이용하여 증착된 비정질 InGaZnO pesudo MOSFET 소자를 제작하였으며, thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 RF 스퍼터링을 이용하여 InGaZnO 분말을 각각 1:1:2mol% 조성비로 혼합하여 소결한 타겟을 사용하여 70 nm 두께의 InGaZnO를 증착하였다. 연속해서 Photolithography 공정과 BOE(30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 pseudo MOSFET 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 각각 $300^{\circ}C$, $400^{\circ}C$, $500^{\circ}C$, $600^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 20분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave 를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

  • PDF

Halogen-based Inductive Coupled Plasma에서의 W 식각시 첨가 가스의 효과에 관한 연구

  • 박상덕;이영준;염근영;김상갑;최희환;홍문표
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2003.05a
    • /
    • pp.41-41
    • /
    • 2003
  • 텅스텐(W)은 높은 thermal stability 와 process compatibility 및 우수한 corrosion r resistance 둥으로 integrated circuit (IC)의 gate 및 interconnection 둥으로의 활용이 대두되고 있으며, 차세대 thin film transistor liquid crystal display (TFT-LCD)의 gate 및 interconnection m materials 둥으로 사용되고 았다. 그러나, 이러한 장점을 가지고 있는 팅스텐 박막이 실제 공정상에 적용되가 위해서는 건식 식각이 주로 사용되는데, 이는 wet chemical 을 이용한 습식 식각을 사용할 경우 낮은 etch rate, line width 의 감소 및 postetch residue 잔류 동의 문제가 발생하기 때문이다. 또한 W interconnection etching 을 하기 위해서는 높은 텅스텐 박막의 etch rate 과 하부 layer ( (amorphous silicon 또는 poly-SD와의 높은 etch selectivity 가 필수적 이 라 할 수 있다. 그러 나, 지금까지 연구되어온 결과에 따르면 텅스탠과 하부 layer 와의 etch selectivity 는 2 이하로 매우 낮게 관찰되고 았으며, 텅스텐의 etch rate 또한 150nm/min 이하로 낮은 값을 나타내고 있다. 따라서 본 연구에서는 halogen-based inductively coupled plasma 를 이용하여 텅스텐 박막 식각시 여러 가지 첨가 가스에 따른 높은 텅스탠 박막의 etch rate 과 하부 layer 와의 높은 etch s selectivity 를 얻고자 하였으며, 그에 따른 식각 메커니즘에 대하여 알아보고자 하였다. $CF_4/Cl_2$ gas chemistry 에 첨 가 가스로 $N_2$와 Ar을 첨 가할 경 우 텅 스텐 박막과 하부 layer 간의 etch selectivity 증가는 관찰되지 않았으며, 반면에 첨가 가스로 $O_2$를 사용할 경우, $O_2$의 첨가량이 증가함에 따라 etch s selectivity 는 계속적으로 증가렴을 관찰할 수 있었다. 이는 $O_2$ 첨가에 따라 형성되는 WOF4 에 의한 텅스텐의 etch rates 의 감소에 비하여, $Si0_2$ 등의 형성에 의한 poly-Si etch rates 이 더욱 크게 감소하였기 때문으로 사료된다. W 과 poly-Si 의 식각 특성을 이해하기 위하여 X -ray photoelectron spectroscopy (XPS)를 사용하였으며, 식각 전후의 etch depth 를 측정하기 위하여 stylus p pmfilometeT 를 이용하였다.

  • PDF

Preparation of Ultra-Thin Transparent TiO2 Coated Film by Ink-Jet Printing Method (잉크젯 프린팅을 이용한 초박막 투명 TiO2 코팅층 제조)

  • Yoon, Cho-Rong;Oh, Hyo-Jin;Lee, Nam-Hee;Guo, Yupeng;Lee, Won-Jae;Park, Kyeong-Soon;Kim, Sun-Jae
    • Journal of Surface Science and Engineering
    • /
    • v.40 no.4
    • /
    • pp.190-196
    • /
    • 2007
  • Dye sensitized solar cells(DSSC) are the most promising future energy resource due to their high energy efficiency, low production cost, and simple manufacturing process. But one problem in DSSC is short life time compared to silicon solar cells. This problem occurred from photocatalytic degradation of dye material by nanometer sized $TiO_2$ particles. To prevent dye degradation as well as to increase its life time, the transparent coating film is needed for UV blocking. In this study, we synthesized nanometer sized $TiO_2$ particles in sols by increasing its internal pressure up to 200 bar in autoclave at $120^{\circ}C$ for 10 hrs. The synthesized $TiO_2$ sols were all formed with brookite phase and their particle size was several nm to 30 nm. Synthesized $TiO_2$ sols were coated on the backside of fluorine doped tin oxide(FTO) glass by ink jet printing method. With increasing coating thickness by repeated ink jet coating, the absorbance of UV region (under 400 nm) also increases reasonably. Decomposition test of titania powders dispersed in 0.1 mM amaranth solution covered with $TiO_2$ coating glass shows more stable dye properties under UV irradiation, compared to that with as-received FTO glass.

Preparation and C-V characteristics of $Y_2O_3-StabilzedZrO_2$ Thin Films by PE MO CVD (플라즈마 화학 증착법에 의한 $Y_2O_3-StabilzedZrO_2$박막의 제조와 Capacitance-Voltage특성)

  • Choe, Hu-Rak;Yun, Sun-Gil
    • Korean Journal of Materials Research
    • /
    • v.4 no.5
    • /
    • pp.510-515
    • /
    • 1994
  • Yttria-stabilized zirconia(YSZ) films were prepared onto p-type (100) silicon wafer by a plasma-enhanced metallorganic chemical vapor deposition(PE MO CVD) processing involving the application of vapor mixture of tri(2.2.6.6-tetramethyl-3, 5-heptanate) yttrium$[Y(DPM)_3]$, zirconiumtriflouracethyla cetonate$(Zr(tfacac)_4$ and oxygen gas. The x-ray diffraction(XRD) and fourier transform infrared spectra(FT1R) results showed that the deposited YSZ films had a single cubic phase. $Y_2O_3$ content of YSZ film was analyzed by PIXE(partic1e induced x-ray emission). The experimental results by PIXE revealed that 12.lmol%, 20.4mol% and 31.6mol% $Y_2O_3$ could be obtained as the $Y(DPM)_3$ bubbling temperature varied at $160^{\circ}C, 165^{\circ}C$ and $170^{\circ}C$ respectively. The increase of $Y(DPM)_3$ bubbling temperature caused shifting flat band voltage to have a negative value.

  • PDF