• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2020년도 하계학술대회
• /
• pp.593-595
• /
• 2020

본 논문에서는 5G NR 시스템을 위한 동기 신호를 이용한 cell ID 검출 방법에 대한 성능을 비교하였다. 5G NR(fifth-generation new radio) 시스템의 송신기는 SS/PBCH (synchronization signal/physical broadcast channel) 블록을 송신하며, 수신기는 수신된 SS/PBCH 블록을 이용하여 주파수 및 타이밍 오프셋 (frequency and timing offset)을 추정 할 수 있으며, cell ID (cell identity)는 PSS (primary synchronization signal)와 SSS (secondary synchronization signal)를 통해 검출할 수 있다. 본 논문에서는 cell ID 를 검출할 수 있는 방법으로서 2-stage 디코딩 방법과 결합 최대우도 결정 규칙 (joint maximum-likelihood decision rule: joint ML) 디코딩 방법을 사용하였다. Joint ML 디코딩 방법은 2-stage 디코딩 방법에 비해 더 좋은 검출 성능을 보이지만, 복잡도 측면에서는 2-stage 디코딩 방법이 joint ML 디코딩 방법에 비해 더 낮은 복잡도를 갖는 것을 확인하였다.

• 디지털산업정보학회논문지
• /
• 제9권4호
• /
• pp.51-57
• /
• 2013

Research on calibration of array antenna has become a hot spot in the area of signal processing and it is necessary to obtain the phase mismatch of each antenna channel. This paper presents a new calibration method for an array antenna system. In order to calibrate the phase mismatch of each antenna channel, we used primary synchronization signal (PSS) which exists in LTE downlink frame. Primary synchronization signal (PSS) is based on a Zadoff-Chu sequence which has a good correlation characteristic. By using correlation calculation, we can extract primary synchronization signal (PSS). After extracting primary synchronization signal (PSS), we use it to calibrate and reduce the phase errors of each antenna channel. In order to verify the new array antenna calibration algorithm which is proposed in this paper, we have simulated the proposed algorithm by using MATLAB. The array antenna system consists of two antenna elements. The phase mismatch of first antenna and second antenna is calculated accurately by proposed algorithm in the experiment test. Theory analysis and MATLAB simulation results are shown to verify the calibration algorithm.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.1405-1408
• /
• 2008

Synchronization signal circuit system for low cross-talk stereoscopic display. We proposed the employment of the scanning beams of any adjacent scanning regions gradually scan from upper to down direction of the LED backlight panel.

• 한국산학기술학회논문지
• /
• 제16권7호
• /
• pp.4871-4877
• /
• 2015

본 논문은 펨토셀에서 요구되는 정확한 주파수 신호 생성을 위한, IEEE 1588 기반의 클록 동기화 회로 및 시스템을 제시한다. 동작 검증 및 성능 평가를 위한 프로토타입 보드와 실험 환경에 대하여 설명하고, 실험 결과가 펨토셀 동기화에 적합함을 확인한다. 펨토셀은 설치 위치의 제약이 없는 저가의 장비로 개발해야 하기 때문에, IEEE 1588 동기화 시스템의 실제 구현에 관한 연구가 매우 중요하다. 제안하는 동기화 회로를 내장한 펨토셀 기지국을 FPGA 보드에 프로그램하고, 그 기지국들의 네트워크에서 실험한 결과 -16 ~ 9 ns 이내의 동기화 오차를 보장함을 관찰하였고, 이는 3GPP의 HNB 동기화 기준을 만족하는 수준임을 확인할 수 있다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2003년도 ISIS 2003
• /
• pp.575-578
• /
• 2003

In this paper, we introduce a hyper-chaos secure communication method using Hyper-chaos consist of State-Controlled Cellular Neural Network (SC-CNN). A hyper-chaos circuit is created by applying identical n-double scroll with weak coupled method to each cell. Hyper-chaos synchronization was achieved using embedding synchronization between the transmitter and receiver about in SC CNN. And then, we accomplish secure communication by synthesizing the desired information with a hyper-chaos circuit by embedding the information signal to the only one state variable instead of all state variables in the driven-synchronization method. After transmitting the synthesized signal to the identical channel, we confirm secure communication by separating the information signal and the hyper-chaos signal in the receiver.

• ETRI Journal
• /
• 제34권1호
• /
• pp.122-125
• /
• 2012

A video signal through a high-density optical link has been demonstrated to show the reliability of optical link for high-data-rate transmission. To reduce optical point-to-point links, an electrical link has been utilized for control and clock signaling. The latency and flicker with background noise occurred during the transferring of data across the optical link due to electrical-to-optical with optical-to-electrical conversions. The proposed synchronization technology combined with a flicker and denoising algorithm has given good results and can be applied in high-definition serial data interface (HD-SDI), ultra-HD-SDI, and HD multimedia interface transmission system applications.

• 한국정보통신학회논문지
• /
• 제13권5호
• /
• pp.980-987
• /
• 2009

IEEE 802.11a 무선 LAN OFDM 시스템을 위한 시간 동기 처리 방법을 연구한다. 먼저 연속되는 두 개의 윈도우 내에 존재하는 OFDM 수신 신호의 에너지를 계속 측정하여 비교함으로서 신호의 시작 시간을 검출한다. 이어서 짧은 훈련 신호와 수신된 신호간의 상관성을 측정하는 방법으로 정확한 OFDM 심볼 동기가 수행된다. 훈련 신호와 수신 신호 간의 상관값에 대한 분산과 평균값을 구하고, 컴퓨터 시뮬레이션에 의한 결과 값과 비교한다.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.476-484
• /
• 2018

The high capacity audio watermarking algorithms are facing a main challenge in satisfying the robustness against attacks especially on de-synchronization attacks. In this paper, a robust and a high capacity algorithm is proposed using segment selection, Stationary Wavelet Transform (SWT) and the Quantization Index Modulation (QIM) techniques along with new synchronization mechanism. The proposed algorithm provides enhanced trade-off between robustness, imperceptibility, and capacity. The achieved watermarking improves the reliability of the available watermarking methods and shows high robustness towards signal processing (manipulating) attacks especially the de-synchronization attacks such as cropping, jittering, and zero inserting attacks. For imperceptibility evaluation, high signal to noise ratio values of above 22 dB has been achieved. Also subjective test with volunteer listeners shows that the proposed method has high imperceptibility with Subjective Difference Grade (SDG) of 4.76. Meanwhile, high rational capacity up to 176.4 bps is also achieved.

• 한국통신학회논문지
• /
• 제19권5호
• /
• pp.787-795
• /
• 1994

본 논문에서는 랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기 알고리즘을 제안하고 회로 설계 및 성능을 분석하였다. 설계된 동기 회로는 데이터 천이 검출기, Mod 64 계수기, 위상비교 및 제어기, 64분주기로 구성되었으며, 데이터 처리 속도가 16Kbps로서 마스터 클럭은 4.096MHz, 그리고 위상 보정은 매 비트마다 데이터 신호 주기의 1/64만큼 이루어진다. 입력신호에 대한 위상 지터의 최대 허용치는 23.8%이고, 복원된 클럭의 편차가 1.6%임을 실험을 통해 측정하였다. 동기 회로는 완전 디지틀 회로로서 하나의 반도체 칩으로 실현이 용이할 뿐 아니라 저속의 디지틀 이동통신에 효과적이다.