• 제목/요약/키워드: Side-channel attack

검색결과 166건 처리시간 0.026초

ARM Cortex-M3 상에서 곱셈 연산 최적화 구현 (Compact Implementation of Multiplication on ARM Cortex-M3 Processors)

  • 서화정
    • 한국정보통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.1257-1263
    • /
    • 2018
  • 경량 사물인터넷 디바이스 상에서의 암호화 구현은 정확하고 빠르게 연산을 수행하여 서비스의 가용성을 높이는 것이 중요하다. 특히 곱셈 연산은 RSA, ECC, 그리고 SIDH와 같은 공개키 암호화에 활용되는 핵심 연산으로 최적화된 구현이 요구된다. 하지만 최신 저전력 프로세서인 ARM Cortex-M3 프로세서의 경우에는 곱셈연산 입력 크기에 따라 수행속도가 달라지는 보안 취약점을 가지고 있다. 수행속도가 달라지게 될 경우 연산 시간의 차이점을 확인하여 비밀정보를 추출하는 것이 가능하다. 이를 보완하기 위해 최근 연구에서는 고정된 연산 시간 안에 곱셈 연산을 수행하는 기법이 제안되었다. 하지만 해당 구현에서는 여전히 속도가 완전히 최적화되어 있지 않다. 본 논문에서는 기존에 제안된 곱셈연산을 보다 효율적으로 연산하기 위한 기법을 제안한다. 제안된 기법은 기존 방식에 비해 연산 속도를 최대 25.7% 향상시킨다.

일반화된 확률 측도를 이용하여 에러가 있는 RSA 개인키를 복구하는 알고리즘 (Key Recovery Algorithm of Erroneous RSA Private Key Bits Using Generalized Probabilistic Measure)

  • 백유진
    • 정보보호학회논문지
    • /
    • 제26권5호
    • /
    • pp.1089-1097
    • /
    • 2016
  • RSA 시스템에서 암 복호문 이외의 부가 정보가 주어졌을 때 개인키를 알아내는 것은 소인수분해보다 더 쉬울 수 있음이 잘 알려져 있다. 예를 들어, Coppersmith는 RSA 시스템을 구성하는 소수 중 하나의 최상위 또는 최하위 비트의 절반 이상이 주어지면 RSA 모듈러스가 다항식 시간 안에 인수분해될 수 있음을 보였다. 또한 Henecka 등은(p, q, d, $d_p$, $d_q$) 형태의 RSA 개인키 비트 중 23.7%에 해당하는 비트에 에러가 삽입되더라도 원래의 RSA 개인키를 복구할 수 있는 알고리즘을 제안하였고, 이를 위해 후보 키 비트와 에러가 삽입된 RSA 개인키 비트 사이의 서로 매칭이 되는 비트들의 개수를 사용할 것을 제안하였다. 본 논문에서는 Henecka 등의 방법을 확장하여, 후보 키 비트와 에러가 삽입된 개인키 비트 사이의 일치되는 정도를 보여주는 좀 더 일반화된 확률 측도의 사용과 이 측도를 사용한 RSA 개인키 복구 알고리즘을 제시한다.

고차 전력 분석에 대한 통계적 수식의 일반화 (Statistical Analysis of High-Order Power Analysis)

  • 김민수;김희석;홍석희
    • 정보보호학회논문지
    • /
    • 제21권4호
    • /
    • pp.27-37
    • /
    • 2011
  • d차의 고차 전력 분석은 d차 마스킹 기법에 의해 안전하게 방어할 수 있다. 하지만 이러한 고차의 마스킹 기법의 적용은 차수가 높아질수록 암호 시스템의 성능을 현저히 떨어뜨린다. 기존의 고차 전력 분석에 대한 통계적 접근은 이차 전력 분석에 대해서만 이루어져 있다. 하지만 이는 암호 설계자가 삼차 이상의 마스킹 적용 시 특별한 안전성의 기준이 없음을 의미하며 이러한 기준의 부재는 무의미하게 높은 차수의 마스킹 기법 적용으로 인해 암호 시스템의 성능을 상당히 저하시킬 수 있다. 본 논문에서는 이러한 기준을 마련하고자 고차 전력 분석에 대한 통계적 수치를 일반화하였다. 즉, 고차 전력 분석을 수행했을 때 연산되는 상관계수의 값을 일반화 시켰으며 이는 향후 마스킹 기법 사용 시 적용해야할 차수를 선택하기 위한 좋은 지표가 될 것이다.

일차 차분 전력 분석에 안전한 저면적 AES S-Box 역원기 설계 (DPA-Resistant Low-Area Design of AES S-Box Inversion)

  • 김희석;한동국;김태현;홍석희
    • 정보보호학회논문지
    • /
    • 제19권4호
    • /
    • pp.21-28
    • /
    • 2009
  • 전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화 연산, 키 스케줄 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. 블록 암호의 마스킹 기법은 비선형 연산에 대한 비용이 가장 크며, 따라서 AES의 경우 가장 많은 비용이 드는 연산은 S-box의 역원 연산이다. 이로 인해 마스킹 역원 연산에 대한 비용을 단축시키기 위해 다양한 대응법들이 제안되었고, 그 중 Zakeri의 방법은 복합체 위에서 정규 기저를 사용한 가장 효율적인 방법으로 알려져 있다. 본 논문에서는 복합체 위에서의 마스킹 역원 연산 방식을 변형, 중복되는 곱셈을 발견함으로써 기존 Zakeri의 방법보다 총 게이트 수가 10.5% 절감될 수 있는 마스킹 역원 방법을 제안한다.

SIKE에서의 최신 마스킹 대응기법에 대한 딥러닝 기반 부채널 전력 분석 (Deep Learning Based Side-Channel Analysis for Recent Masking Countermeasure on SIKE)

  • 임우상;장재영;김현일;서창호
    • 정보보호학회논문지
    • /
    • 제33권2호
    • /
    • pp.151-164
    • /
    • 2023
  • 최근 양자 컴퓨터의 개발은 현재 사용 중인 이산대수 문제나 인수분해 문제 기반의 공개키 암호에 큰 위협이 되므로, 이에 NIST(National Institute of Standards and Technology)에서는 현재 컴퓨팅 환경 및 도래하는 양자 컴퓨팅 환경에서 모두 구현이 가능한 양자내성암호를 위해 공모전을 진행하고 있다. 이 중 NIST 양자내성암호 공모전 4라운드에 진출한 SIKE(Supersingular Isogeny Key Encapsulation)는 유일한 Isogeny 기반의 암호로써, 동일한 안전성을 갖는 다른 양자내성암호에 비해 짧은 공개키를 갖는 장점이 있다. 그러나, 기존의 암호 알고리즘과 마찬가지로, SIKE를 포함한 모든 양자내성암호는 현존하는 암호분석에 반드시 안전해야만 한다. 이에 본 논문에서는 SIKE에 대한 전력 분석 기반 암호분석 기술을 연구하였으며, 특히 웨이블릿 변환 및 딥러닝 기반 클러스터링 전력 분석을 통해 SIKE를 분석하였다. 그 결과, 현존하는 클러스터링 전력 분석 기법의 정확도를 50% 내외로 방어하는 마스킹 대응기법이 적용된 SIKE에 대해 100%에 가까운 분석 성공률을 보였으며, 이는 현존하는 SIKE 기법에 대한 가장 강력한 공격임을 확인하였다.

불 마스크와 산술 마스크에 대한 게이트 레벨 변환기법 (Gate-Level Conversion Methods between Boolean and Arithmetic Masks)

  • 백유진
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.8-15
    • /
    • 2009
  • 암호 시스템을 구현할 경우 차분 전력 분석 공격법 등과 같은 부채널 공격법에 대한 안전성은 반드시 고려되어야 한다. 현재까지 부채널 공격법에 대한 다양한 방어 기법이 제안되었으며, 본 논문에서는 그러한 방어 기법 중의 하나인 마스킹 기법을 주로 다루게 된다. 특히 본 논문에서는 이러한 마스킹 기법의 구현에 수반되는 불 마스크와 산술 마스크 사이의 변환 문제에 대한 효율적인 해법을 제시한다. 새로 제안된 방법의 기본적인 아이디어는, ripple adder에 사용되는 carry 비트와 sum 비트를 계산하는 과정 중에 랜덤 비트를 삽입함으로써 공격자가 상기 비트들과 원 데이터 사이의 상관관계를 알아내지 못하게 하는 데에 있다. 새로 제안된 방법은 어떠한 여분의 메모리 사용 없이 단지 6n-5개의 XOR 게이트와 2n-2개의 AND 게이트만을 사용하여 n-비트 이진열에 대한 마스크 변환을 수행하며 변환 수행 시 3n-2 게이트 시간 지연을 필요로 한다. 새로 제안된 방법은 특히 비트 단위의 연산만을 사용하기 때문에 불 연산과 산술 연산을 동시에 사용하는 암호 알고리즘을 차분 전력 분석 공격에 안전하게 하드웨어로 구현하는 경우 효과적으로 사용될 수 있다. 예를 들어 본 논문은 새로 제안된 방법을 SEED 블록 암호 알고리즘의 안전한 구현에 적용하였으며 그 상세한 구현 결과는 본문에 제시된다.