• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.44-47
• /
• 2004

Fabrication of barrier layer on PES substrate and plastic OLED device by atomic layer deposition are carried out. Simultaneous deposition of 30nm of $AlO_x$ film on both sides of PES gives film MOCON value of 0.0615g/$m^2$.day (@38$^{\circ}C$, 100% R.H). Introduction of conformal $AlO_x$ film by ALD resulted in enhanced barrier properties for inorganic double layered film including PECVO $SiN_x$. Preliminary life time to 91% of initial luminance (1300 cd/$m^2$ ) for 100nm of PECVD $SiN_x$/30nm of ALD $AlO_x$ coated plastic OLED device was 260 hours.

• 한국재료학회지
• /
• 제11권3호
• /
• pp.215-220
• /
• 2001

본 실험에서는 반응성 스퍼터링법으로 $N_2$/Ar 유속비를 달리하여 약 200 과 650 두께의 비정질 Ti-Si-N막을 증착한 후 Cu (750 )와 Si사이의 barrier 특성을 면저항측정, XRD, SEM, RBS 그리고 Ti-Si-N막에서 질소 함량의 영향에 초점을 둔 ABS depth profiling 등의 분석방법을 통해 조사되었다. 질소 함량이 증가함에 따라 처음에는 불량 온도가 46%까지 증가하다가 그 이상에서는 감소하는 경향을 보였다. 650 의 Ti-Si-N barrier막을 80$0^{\circ}C$에서 열처리 후에는 Cu$_3$Si 피크만 관찰될 뿐 Cu피크는 거의 완전히 사라졌으므로 Barrier 불량기구는 Cu$_3$Si상을 형성하기 위해 Si 기판내로의 Cu의 확산에 의해 일어난 것으로 보인다. 본 실험에서 Ti-Si-N의 최적 조성은 $Ti_{29}$Si$_{25}$N$_{46}$이었다. 200 과 650 두께의 $Ti_{29}$Si$_{25}$N$_{46}$ barrier 층의 불량온도는 각각 $650^{\circ}C$와 $700^{\circ}C$이었다.이었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.250-250
• /
• 2011

Pulsed DC magnetron sputter 진공 웹코팅 연속증착기를 사용하여 PET 또는 PEN 기판 위에 Al2O3 가스 배리어 박막을 형성 하였다. 주사전자현미경 측정으로 표면을 분석하였고, PERMATRAN-W3/33을 사용하여 투습률 값을 결정하였다. PEN과 PET 기판위의 가스 배리어 막 모두 O2 분압이 증가 할수록 투습률이 증가하였다. O2 분압이 증가함에 따라 결정립들 사이에 크랙이 발생하여 투습률값에 영향을 미치는 것을 확인하였다. PET 보다 PEN 기판위에 증착막이 더 O2분압이 증가할수록 크랙이 증가하였다. PET 위에 SiO2, SiOC 및 SiON 박막을 증착하여 SiO2는 두께에 따른 변화를 SiOC와 SiON는 부분압의 변화에 따른 투습률값과 투과도값을 측정하였다. SiO2 박막 두께가 500 nm일 때 최소의 투습률인 6.63 g/m2/day를 얻었고, SiO2 박막 두께가 $1{\mu}m$ 일 때 투습률값이 9.46 g/m2/day로 증가하였다. 투과도값은 두께가 증가할수록 감소하는 것을 보였다. 이러한 결과는 투습률값이 두께 변화에 따른 영향보다 표면의 결정립들의 영향에 더 민감함을 알 수 있었다. 부분압이 $6.6{\times}10^{-4}Torr$일 때 SiOC와 SiON의 최소의 투습률이 각각 7.85 g/m2/day 이고 8.1 g/m2/day 이며 SiOC 박막의 투습률 보다 작았다.

• E2M - 전기 전자와 첨단 소재
• /
• 제10권7호
• /
• pp.659-667
• /
• 1997

The influence of SiO$_2$on the microstructure and electrical properties of zinc oxide varistor was investigated. Zn$_2$SiO$_4$third phase in the sintered body was found at grain boundaries, multiple grain junctions, and occasionally within ZnO grains. This phase acted as a grain growth inhibitor, which retard the grain growth of the ZnO matrix by impeding migration on the grain boundaries. As SiO$_2$ addition increases, average grain size decreased from 40.6${\mu}{\textrm}{m}$ to 26.9${\mu}{\textrm}{m}$ due to the pinning effect by Zn$_2$SiO$_4$ and drag effect by Si segregation at grain boundaries, the breakdown voltage consequently increased. When SiO$_2$ addition is increased, interface state density decreased, however, the barrier height increased by decrease of donor concentration, as a result, the nonlinear exponent increased and leakage current decreased. While, as SiO$_2$ addition increase, it was found that the apparent dielectric loss factor shows a tendency of decrease. Wholly, electrical properties of zinc oxide varistor can be said to be improved by SiO$_2$addition.

• 반도체디스플레이기술학회지
• /
• 제4권2호
• /
• pp.39-43
• /
• 2005

In the study, in order to deposit TaN thin film for diffusion barrier and bottom electrode we made the Plasma Assisted ALD equipment and confirmed the electrical characteristics of TaN thin films grown PAALD method. Plasma Assisted ALD equipment depositing TaN thin film using PEMAT(pentakis(ethylmethlyamino) tantalum) precursor and NH3 reaction gas is shown that TaN thin film deposited high density and amorphous phase with XRD measurement. The degree of diffusion and reaction taking place in Cu/TaN (deposited using 150W PAALD)/$SiO_{2}$/Si systems with increasing annealing temperature was estimated for MOS capacitor property and the $SiO_{2}$, (600${\AA}$)/Si system surface analysis by C-V measurement and secondary ion material spectrometer (SIMS) after Cu/TaN/$SiO_{2}$ (400 ${\AA}$) layer etching. TaN thin film deposited PAALD method diffusion barrier have a good diffusion barrier property up to 500$^{\circ}C$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.97-98
• /
• 2009

Tunneling barrier engineered charge trap flash (TBE-CTF) memory capacitor were fabricated using the tunneling barrier engineering technique. Variable oxide thickness (VARIOT) barrier and CRESTED barrier consisting of thin $SiO_2$ and $Si_3N_4$ dielectrics layers were used as engineered tunneling barrier. The charge trapping characteristic with different metal gates are also investigated. A larger memory window was achieved from the TBE-CTF memory with high workfunction metal gate.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2005년도 춘계 학술대회
• /
• pp.139-145
• /
• 2005

In the study, in order to deposit TaN thin film using diffusion barrier and bottom electrode we made the Plasma Assisted ALD equipment and confirmed the electrical characteristic of TaN thin films deposited PAALD method, PAALD equipment depositing TaN thin film using PEMAT(pentakis(ethylmethlyamlno) tantalum) Precursor and $NH_3$ reaction gas is aware that TaN thin film deposited of high density and amorphous phase with XRD measurement The degree of diffusion and react ion taking place in Cu/TaN(deposited using 150 W PAALD)/$SiO_2$/Si systems with increasing annealing temperature was estimated from MOS capacitor property and the $SiO_2(600\;\AA)$/Si system surface analysis by C-V measurement and secondary ion material spectrometer(SIMS) after Cu/TaN/$SiO_2(400\;\AA)$ system etching. TaN thin film deposited PAALD method diffusion barrier have a good diffusion barrier property up to $500^{\circ}C$.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1361-1363
• /
• 1997

Zinc oxide-based MOV was fabricated with $SiO_2$ additive ranging from 0.5 to 4.0 mol%, and the microstructure and electrical characteristics were investigated. $Zn_2SiO_4$ phase formed by $SiO_2$ additive was distributed at ZnO grains, grain boundaries, and multiple grain junctions. As the content of $SiO_2$ additive increases, average grain size decreased from 40.6 to $26.9{\mu}m$ due to the Pinning effect by $Zn_2SiO_4$ at grain boundaries Breakdown voltage and nonlinear exponent increased, and leakage current decreased in the range of $11.2{\sim}6.14{\mu}A$ with an increasing $SiO_2$. Donor concentration and interface state density decreased, and barrier height increased in the range of $0.71{\sim}1.04eV$ with an increasing $SiO_2$. While, as the content of $SiO_2$ additive, apparent dielectric constant decreased, peak frequency of dissipation factor decreased in the range of $6.45{\times}10^5{\sim}3.00{\times}10^5Hz$, and dissipation peak was $0.31{\sim}0.22$ at Peak frequency.

• Bulletin of the Korean Chemical Society
• /
• 제30권2호
• /
• pp.467-470
• /
• 2009

• 한국재료학회지
• /
• 제7권6호
• /
• pp.498-504
• /
• 1997

Cu는 AI보다 비저항이 더 낮고, 일렉트로마이그레이션 내성이 더 강하기 때문에 AI을 대체하여 사용될 새로운 상부배선 재료로 널리 연구되고 있다. 그러나 Cu는 SiO$_{2}$층을 통해 Si기판 속으로 확산하는 것과 같은 열적불안정성을 갖고 있으므로 Cu 배선을 위해서는 barrier금속을 함께 사용해야 한다. 지금까지 알려진 가장 우수한 재료는 TaSi$_{x}$N$_{y}$이다. Tasi$_{x}$N$_{y}$는 90$0^{\circ}C$에서 불량이 발생하는 것으로 보고된 바 있으나, 그것의 barrier특성과 관련하여 확인하고 또 새로 조사되어야 할 내용들이 많이 있다. 본 연구에서는 반응성 스퍼터링 테크닉을 사용하여 (100)Si 웨이퍼상에 TaSi$_{x}$N$_{y}$막을 증착하고, Cu에 대한 barrier재료로서 반드시 갖추어야 할 열적 안정성을 면저항의측정, X선 회절 및 AES 깊이분석 등에 의하여 조사하였다. 스퍼터링 공정에서 N$_{2}$/Ar기체의 유량비가 15%일때 열적 안정성이 가장 우수한 TaSi$_{x}$N$_{y}$막이 얻어졌다. Ta와 TaN은 각각 $600^{\circ}C$와 $650^{\circ}C$에서 불량이 발생하는 반면, TaSi$_{x}$N$_{y}$는 90$0^{\circ}C$에서 불량이 발생하였다. TaSi$_{x}$N$_{y}$의 불량기구는 다음과 같다:Cu는 TaSi$_{x}$N$_{y}$막을 통과하여 TaSi$_{x}$N$_{y}$/Si계면으로 이동한 다음 Si기판내의 Si원자들과 반응한다. 그 결과 TaSi$_{x}$N$_{y}$Si가 생성된다.