• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.150-153
• /
• 2015

An energy-efficient 64-bit prefix adder is proposed for micro-server processors based on both semidynamic and bypassing structures. Prefix adders consist of three main stages i.e. propagate-generate (PG) stage, carry merge (CM) tree, and sum generators. In this architecture, the PG and CM stages consume most of the power because these are based on domino circuits. This letter proposes a semidynamic PG stage for its energy-efficiency. In addition, we adopt the bypassing structure on the CM tree to reduce its switching activity. Experimental results show 19.1% improvement of energy efficiency from prior art.

• 한국전자파학회논문지
• /
• 제18권5호
• /
• pp.522-529
• /
• 2007

마이크로파 광대역 능동 주파수 분주기는 가변 위상 변환기(tunable polyphase filter)와 가변 영상 주파수 제거 혼합기(tunable image-rejection mixer)를 연결한 것에 정적 이분 주기(static divide-by-2)를 궤환 경로로 연결하여 구성하였다. 출력에서 원하지 않는 불요파 신호를 영상주파수 제거 혼합기와 가변 위상 변환기를 조정함으로써 넓은 주파수 영역에서 제거할 수 있었다. GaInP/GaAs HBT 공정을 이용하여 설계된 1.5 분주비를 갖는 주파수 분주 회로는 4.5 GHz에서 9.2 GHz의 광대역 입력 주파수 영역에서 동작하였으며, $1/3{\times}f_{in}$과 $f_{in}$ 불요파 성분이 모두 -20 dBc 이하로 억제되었다. 소모 전력은 4.1 V에서 29 mA이다.