• 제목/요약/키워드: SPDT(Single Pole Double Throw)

검색결과 22건 처리시간 0.019초

IEEE 802.11a 무선랜용 중간전력 SPDT 초고주차단일집적회로 스위치 제작 및 특성 (A Medium Power Single-Pole-Double-Throw MMIC Switch for IEEE 802.11a WLAN Applications)

  • 문재경;김해천;박종욱
    • 한국통신학회논문지
    • /
    • 제30권10A호
    • /
    • pp.965-970
    • /
    • 2005
  • 본 연구에서는 IEEE 802.11a 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx 스위치 MMICs를 설계 및 제작하였다. 이를 위하여 먼저 핵심이 되는 pHEMT 스위치 소자의 에피구조를 설계하였으며, 한국전자통신연구원(ETRI의 $0.5{\mu}m$ pHEMT 스위치 공정을 이용하였다. 제작된 SPDT형 Tx/Rx 스위치 MMIC는 주파수 5.8 GHz, 동작전압 0/-3V에서 삽입손실 0.68 dB, 격리도 35.64 dB, 그리고 반사손실 13.4dB의 특성을 보였으며, 전력전송능력인 P1dB는 약 25dBm, 그리고 선헝성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 제작된 스위치 회로의 성능은 상용제품과 비교 분석한 결과 반사손실은 약간 부족하였으나 삽입손실은 비슷한 수준이며, 특히 격리도는 동작전압 ${\pm}$ 3V/0Vv, 주파수 5.8GHz에서 약 8 dB 이상 우수하였다. 이와 같은 여러 가지의 스위치 회로의 성능은 본연구에서 개발된 pHEMT SPDT 스위치는 IEEE802.11a 표준 5GHz 대역 무선랜에 충분히 할용할수 있을 것으로 생각된다.

Design of a Wide-Frequency-Range, Low-Power Transceiver with Automatic Impedance-Matching Calibration for TV-White-Space Application

  • Lee, DongSoo;Lee, Juri;Park, Hyung-Gu;Choi, JinWook;Park, SangHyeon;Kim, InSeong;Pu, YoungGun;Kim, JaeYoung;Hwang, Keum Cheol;Yang, Youngoo;Seo, Munkyo;Lee, Kang-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권1호
    • /
    • pp.126-142
    • /
    • 2016
  • This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.