• 반도체공학회 논문지
• /
• 제2권4호
• /
• pp.69-77
• /
• 2024

본 논문에서는 High-Level Synthesis(HLS)를 이용하여 미국 NIST 에서 차세대 양자내성암호로 표준화된 SLH-DSA 알고리즘을 하드웨어 가속기로 설계하고 FPGA 에 구현하였으며, 성능 분석 결과 그 우수성을 제시한다. HLS(High-Level Synthesis) 기술을 활용하여 SLH-DSA 알고리즘의 최적화 설계를 수행하고, 전자 서명 및 검증 시스템의 하드웨어 가속기를 설계하였다. ZYNQ UltraScale+ MPSoC ZCU104 FPGA 를 사용하여 구현 및 검증을 진행하였다. 최종적으로 FPGA 에 구현된 SLH-DSA 하드웨어 가속기의 성능을 CPU 기반 구현과 비교한 결과, 알고리즘의 수행 시간이 약 596% 향상되어 하드웨어 가속의 효과성을 입증하였다.