• 제목/요약/키워드: SD-ROM filter

검색결과 4건 처리시간 0.02초

영상에서 임펄스 잡음제거를 위한 적응력 있는 가중 평균 필터 (Adaptive Weighted Mean Filter to Remove Impulse Noise in Images)

  • 이준희;최어빈;이원열;임동훈
    • 응용통계연구
    • /
    • 제21권2호
    • /
    • pp.233-245
    • /
    • 2008
  • 본 논문은 영상을 획득할 때 잡음센서나 통신채널 불량으로 흔히 생기는 임펄스 잡음을 효율적으로 제거하는 방법에 대해 논의 하고자 한다. 제안된 방법은 잡음 픽셀 검출과 추정이라는 두 단계에 의해 이루어진다. 임펄스 잡음 검출기를 통하여 영상 전체에 걸쳐 잡음 픽셀여부를 검출한 후 잡음 픽셀로 판정되면 주변의 잡음 픽셀 개수에 따라 적응력 있게 $3{\times}3$ 윈도우의 가중평균 혹은 $5{\times}5$ 윈도우의 가중평균을 사용하여 추정한다. 제안된 방법의 성능을 평가하기 위해 영상실험을 통하여 기존의 잡음 제거 방법들과 정성적인 비교, PSNR과 MAE를 통한 정량적인 비교 그리고 수행 시간을 측정한 결과 제안된 방법은 잡음 제거는 물론 원영상에 대한 상세한 정보 보존력이 뛰어나고 수행 시간 면에서도 우수함을 보였다.

순차 주소 접근 ROM의 효율적인 설계 방법 (The Efficient Design Method Of ROM Accessed Address In Due Sequence)

  • 김용은;김강직;조성익;정진균
    • 대한전자공학회논문지SD
    • /
    • 제46권8호
    • /
    • pp.18-21
    • /
    • 2009
  • ROM은 디지털 시스템에서 전력 소모가 크고 속도의 병목현상을 갖는 블록이다. 점증적인 시스템의 고속화에 따라 ROM 설계시 전력소모 감소와 동작 속도 향상이 요구 된다 FFT 및 FIR 필터에 적용되는 ROM은 주소를 순차적으로 접근하는 방식의 ROM이 필요하며, 본 논문에서는 순차적으로 주소를 접근하는 ROM을 설계할 때 기존의 ROM과 같은 값을 출력 하면서 저장되는 셀을 줄일 수 있는 방법을 제안하였다 이러한 방법을 이용하면 비트라인에 연결된 저장 셀 개수가 감소되며 따라서 비트라인의 커패시턴스 값이 감소된다 비트라인의 커패시턴스 값이 감소하면서 지연시간 및 파워가 감소한다. 논문에서 예제로 사용한 Fill 계수 저장용 ROM의 경우 제안한 알고리즘을 적용하였을 때 저장 셀 '1'이 최대 86.3% 감소함을 알 수 있다.

디지털 청진기를 위한 잡음 제거 기술 개발 및 구현 (Development and Implementation of Noise-Canceling Technology for Digital Stethoscope)

  • 이근상;지유나;전영택;박영철
    • 대한의용생체공학회:의공학회지
    • /
    • 제34권4호
    • /
    • pp.204-211
    • /
    • 2013
  • In this paper, an algorithm for suppressing acoustic noises contained in stethoscope sound is proposed and implemented in real-time using an embedded DSP system. Sound collected by stethoscope is down-sampled and band-pass filtered, and later an NLMS adaptive filter is used to cancel the acoustic noise induced from external noise sources. Also, the unpredictable impulsive noises due to fabric friction and instantaneous tapping are detected using the SD-ROM algorithm, and suppressed using an algorithm approximating the morphology filter. The proposed algorithm was tested using signals collected with a digital stethoscope mockup, and implemented on an ARM920T-based DSP system.

내적연산을 위한 가산기 공유항의 최적 추출기법 제안 및 이를 이용한 DCT 설계 (The Optimal Extraction Method of Adder Sharing Component for Inner Product and its Application to DCT Design)

  • 임국찬;장영진;이현수
    • 대한전자공학회논문지SD
    • /
    • 제38권7호
    • /
    • pp.503-512
    • /
    • 2001
  • 직교변환이나 필터처리를 위한 대부분의 DSP알고리즘에서는 내적을 효율적으로 처리할 수 있는 하드웨어 구조가 필수적이다. 내적을 계산하기 위한, 전통적인 MAC구조는 실리콘 면적의 비용이 높기 때문에 승산기가 없는 분산연산구조가 널리 사용된다. 본 논문은 분산연산구조에서 가산기 공유항을 최대로 추출하여 구현에 필요한 하드웨어의 요소를 최소화하기 위한 방법으로 신경망의 최적화 알고리즘을 이용하는 방법을 제안한다. 제안한 방법은 내적의 깊이에 따라 복잡해지는 가산기 공유항 추출 과정을 최적화함으로써 단시간에 최소의 FA와 FF를 이용한 최적의 가산-네트워크 구성이 가능하다. 또한, 제안한 방법을 적용한 DCT 설계에서는 기존의 ROM-기반 분산연산 보다도 효율적인 구성이 가능하다.

  • PDF