• 한국전자통신학회논문지
• /
• 제17권1호
• /
• pp.59-70
• /
• 2022

본 논문에서는 쿼드로터의 모터 하나가 완전히 고장이 발생한 경우 쿼드로터의 위치 제어를 위한 능동 결함 허용 제어 방법을 제안한다. 소각의 가정 없이 라그랑지 방정식을 사용하여 쿼드로터의 동적 방정식을 구한다. 제안한 방법에서는 모터의 결함 검출을 위해 고장 검출 및 진단(FDD) 모듈과 고장 검출 및 분리(FDI) 모듈로 구성되는 고장 검출모듈을 설계한다. FDD 모듈에서는 구해진 동력학에 기반하여 쿼드로터의 상태를 관측하는 비선형 관측기를 설계한다. 관측된 쿼드로터의 상태들를 이용하여, 유수 신호를 설계하고 결함을 검출하기 위한 유수 신호의 적절한 문턱 값을 설정한다. 또한 설계된 추가 조건을 사용하여 결함 위치를 알아내기 위한 FDI 모듈을 설계한다. 모터의 결함을 검출한 후 쿼드로터가 원하는 경로로 비행하기 위해 다중 슬라이딩 표면 제어 기법에 기반한 결함 허용 제어기를 설계한다. 마지막으로, 모의실험을 통해 제안한 능동 결함 허용 제어 방법이 효용성을 검증한다.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.58-67
• /
• 2009

본 논문에서는 높은 대역폭과 넓은 동적 영역을 갖는 DVB-S2를 위한 새로운 디지털 이득 제어 시스템을 제안하였다. DVB-S2 시스템의 PAPR은 매우 크며, 요구되는 정착 시간은 매우 작기 때문에 일반적인 폐-루프 아날로그 이득 제어 방식은 사용할 수 없다. 정확한 이득 제어와 기저 대역 모뎀과의 직접적인 인터페이스를 위해서 디지털 이득 제어가 필요하다. 또한 아날로그 이득 제어 방식에 비해 정착 시간과 공정, 전압, 온도 값의 변화에 둔감한 이점을 갖는다. 본 논문에서는 세밀한 해상도와 넓은 이득 영역을 갖기 위해서 AGC 시스템 및 구성회로를 제안하였다. 이 시스템은 높은 대역폭의 디지털 VGA와 넓은 파워 범위를 가진 RMS 검출기, 저 전력의 SAR 타입 ADC, 그리고 디지털 이득 제어기로 구성되어 있다. 파워 소모와 칩면적을 줄이기 위해 한 개의 SAR 타입 ADC를 사용했으며, ADC 입력은 4개의 파워 검출기를 사용하여 시간 축 상에서 인터리빙 방식으로 구현하였다. 모의실험 및 측정 결과는 제안하는 AGC 시스템의 이득 에러가 $10{\mu}s$ 내에서, 0.25 dB보다 낮은 것을 보여주고 있다. 전체 칩은 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였다. 제안된 IF AGC 시스템의 측정 결과는 0.25 dB의 해상도와 80 dB의 이득 범위, 8 nV/$\sqrt{Hz}$의 입력 기준 잡음, $IIP_3$는 5 dBm, 전력 소모는 60 mW임을 보여주고 있다. 파워검출기는 100 MHz 입력에서 35 dB의 동적 영역을 갖는다.