• 전자공학회논문지A
• /
• 제30A권11호
• /
• pp.21-28
• /
• 1993

Decoding algorithm of noncyclic Reed-Solomon codes consists of four steps which are to compute syndromes, to find error-location polynomial, to decide error-location, and to solve error-values. There is a decoding method by which the computation of both error-location polynomial and error-evaluator polynimial can be avoided in conventional decoding methods using Euclid algorithm. The disadvantage of this method is that the same amount of computation is needed that is equivalent to solve the avoided polynomial. This paper considers the division method on polynomial on GF(2$^{m}$) systematically. And proposes a novel method to find error correcting polynomial by simple mathematical expression without the same amount of computation to find the two avoided polynomial. Especially. proposes the method which the amount of computation to find F (x) from the division M(x) by x, (x-1),....(x--${\alpha}^{n-2}$) respectively can be avoided. By applying the simple expression to decoding procedure on RS codes, propses a new decoding algorithm, and to show the validity of presented method, computer simulation is performed.

• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.37-43
• /
• 1999

고성능 VLSI 설계를 위한 pipeline 형태의 Reed-Solomon을 구현하였다. Shortened RS code의 경우에 있어서 기존의 parallel recursive cell 방식이나[1] 다중 클락 설계와 같은 접근과는 달리 작은 면적에서 단일 클락으로 동작할 수 있는 이중 수소(two-way addressing) 방식의 Euclid 계산을 제안하였다. 이러한 방식은 recursive cell을 병렬 처리하는 Euclid 계산 방식에 비해 면적이나 소비 전력에 있어 장점을 갖고 있음을 synthesis와 전력 모의실험을 통해 검증하였다. 본 설계는 면적상으로 parallerl recursive cell을 이용한 단일 클락euclid 회로가 약 5,000 gate임에 비하여 40% 정도 감소한 3,000 gate 정도에 구현할 수 있었다. 또한 전력 소비면으로는 기존의 recursive cell을 이용한 다중 클락 euclid 회로가 6mW 이상의 전력을 소비하는 반면에 본 설계는 3mW대의 전력 소비를 보여 현격한 차이를 보였다.

• 한국항행학회논문지
• /
• 제16권2호
• /
• pp.190-196
• /
• 2012

본 논문에서는 HF (high frequency) 데이터 통신을 위한 디지털 모뎀의 성능 향상을 위하여 개선된 오류정정부호 방식을 제안하고 성능을 검증한다. 제안하는 오류정정부호 방식은 외부의 Reed-Solomon 부호와 내부의 컨볼루션 부호를 연접하여 만들어진다. 시뮬레이션 결과는 제안하는 시스템이 기존 PACTOR-III 규격의 오류정정부호 방식을 사용하는 시스템에 비해 비트 오율 성능을 크게 향상시킴을 보여준다. 따라서 제안하는 부호화 방식을 사용하여 HF 데이터 통신을 위한 디지털 모뎀의 대역폭 효율성을 크게 향상시킬 수 있을 것이다.

• 인터넷정보학회논문지
• /
• 제10권1호
• /
• pp.1-9
• /
• 2009

본 논문에서는 MB-OFDM 시스템에서 사용되는 RS(23,17)부호의 복호기에 사용될 수 있는 PS-DCME(Pipeline Structured-Degree Computationless Modified Euclidean) 알고리즘을 제안한다. 제안된 PS-DCME 알고리즘은 다항식의 차수 계산과 차수 비교를 하지 않고 상태(state) 변화만을 이용하여 ME 알고리즘을 수행하기 때문에, 복호기의 하드웨어 복잡도를 줄일 수 있으며, 고속의 RS(Reed-Solomon) 복호기를 구현할 수 있다. Verilog HDL을 사용하여 알고리즘을 구현하였고, 삼성 65nm library를 이용하여 합성한 결과, 400MHz(2.5nsec)에서 timing closure되었기 때문에, 실제 ASIC을 제작했을 경우에 250MHz정도까지는 동작이 보장된다고 볼 수 있으며, gate count는 19,827이다.

• 한국정보통신학회논문지
• /
• 제5권5호
• /
• pp.861-868
• /
• 2001

본 논문은 무선 통신 채널 상에서 RS/길쌈 연쇄부호와 세미 랜덤 인터리버를 이용한 터보코드의 성능을 분석하였다. 그 결과 터보코드는 인터리버의 크기ㅗ아 구속장, 반복복호횟수가 증가할수록 성능이 향상하였다. 그리고 구속장 L=5, BER=10-4 일때 RS/길쌈 연쇄부호와 세미 랜덤 인처리버를 이용한 터보코드의 $E_b/N_o$ 값은 각각 4.5[dB]와 2.95[dB]로 세미 랜덤 인터리버를 이용한 터보코드의 성능이 약 1.55[dB] 우수함 입증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.549-552
• /
• 2003

In this paper, an efficient architecture of a versatile Reed-Solomon (RS) decoder is designed, where the message length k as well as the block length n can be variable. The decoder permits 3-step pipelined processing based on the modified Euclid's algorithm(MEA). A new architecture for the MEA is designed for variable values of error correcting capability t. To maintain the throughput rate with less circuitry, the MEA block uses both the recursive and the overclocking technique. The decoder can decode a codeword received not only in a burst mode, but also in a continuous mode. It can be used in a wide range of applications due to its versatility. A versatile RS decoder over GF(2$^{8}$ ) having the error-correcting capability of up to 10 has been designed in VHDL, and successfully synthesized in an FPGA chip.

• 한국통신학회논문지
• /
• 제26권11A호
• /
• pp.1803-1811
• /
• 2001

본 논문에서는 미국의 유선 케이블 모뎀 규격인 MCNS(Multimedia Cable Network System) DOCSIS(Data Over Cable Service Interface Specification)를 만즉하는 하향 채널의 64/256-QAM 수신부 FEC(Forward Error Correction)를 분석하였다. FEC는 기본적으로 RS(Reed-Solomon) 계층과 TCM(Trellis Coded Modulation) 계층으로 구분되며, 여기에 추가적으로 interleaving과 randomizer 계층들이 결합되어 있다. AWGN(Additive White Gaussian Noise) 환경에서의 BER(Bit Error Rate) 성능평가를 통해 수신부 연판정 비터비 복호기(soft Viterbi decoder)의 추적 깊이(trace-back depth)와 양자화 레벨(quantization level)의 크기에 따라 부호화 이득이 변함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.882-885
• /
• 2010

센서 네트워크는 에너지 제안이 있기 때문에 에너지가 효율적인 오류 정정 방법을 사용하는 것이 중요하다. 본 논문에서는 낮은 전송 전력으로 전송한 데이터를 FEC (Forward Error Correcting) 코드를 적용하는 방식을 제안한다. RS (Reed-Solomon) 코드는 FEC kd법 중의 하나로 블록 코드를 사용한다. RS 코드는 데이터에 추가한 리던던시로 동작한다. 인코딩 데이터는 저장되거나 전송될 수 있다. 오류가 발생했을 때 인코딩 된 데이터는 복원된다. 추가된 리던던시는 디코더에서 수신된 데이터에서 오류가 있는 부분을 감지하고 정정하는 데에 사용된다. RS 코드가 정정할 수 있는 오류의 수는 추가되는 리던던시에 의해 결정된다. 1분마다 32바이트를 전송할 경우 RS(15,13)은 138일, RS(31,27)은 132일, RS(63,57)은 126일, RS(127,115)는 111일, RS(255,239)는 103일의 수명을 예측할 수 있었다.

• 한국통신학회논문지
• /
• 제37권7A호
• /
• pp.503-511
• /
• 2012

이 논문은 지연프레임 시간다이버시티(DFTD)를 외부코드로 사용하고 RS 코드를 내부코드로 사용하는 원격측정방식의 성능분석에 대하여 기술한다. DFTD는 탑재장치에서 실시간 프레임과 더불어 임의 시간동안 지연된 프레임을 함께 전송하고 지상에서 각 프레임을 병합하는 방식이다. RS 코드는 DFTD에 직렬로 연결되어지는 FEC(forward error correction) 코드이다. 이 방식을 원격측정장치 설계에 적용하여 깊은 페이딩이 존재하는 통신환경에서 비행시험을 수행하였다. 비행시험 결과를 사용하여 코드적용이 없을 경우, DFTD만 적용할 경우, RS 코드만 적용할 경우와 DFTD와 RS 코드를 함께 적용할 경우에 대하여 각각의 성능을 분석한다. 시간지연 모의는 모든 프레임오류 제거 가능성을 보여주고 12회 비행시험 결과는 새로운 원격측정방식의 성능 우수성을 RS코드만 적용하였을 경우와 비교하여 보여준다.

• 한국통신학회논문지
• /
• 제26권6B호
• /
• pp.727-735
• /
• 2001

본 논문은 8-VSB Advanced Digital TV용으로 사용할 수 있도록 ATSC(Advanced Television Standard Committee)의 규약을 만족시키도록 구현한 Reed Solomon 디코더에 대하여 기술한다. 구현된 RS Decoder는 공유된 Tree 구조의 Arithmetic 블록을 사용하여 종래의 기술보다 더 효율적인 연산기 구조를 제안하였으며 빠른 에러 탐지와 정정 시간으로 인한 FIFO의 사용갯수와 Latency Time을 크게 감소시킨 개선된 구조를 제안한다. 일반적으로 2N+A만큼의 Latency Time과 FIFO 개수를 N+A 만큼으로 감소시켰다. 이 RS 디코더는 Verilog HDL로 설계되었고 Synopsys Design Compiler에 의해 합성되었다.