• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.443-451
• /
• 2010

본 논문에서는 Band-III 지상파 디지털 멀티미디어 방송 수신용 저전력 CMOS RF 튜너 칩에 대해 기술한다. 제안된 RF 튜너 칩은 저전력의 소형 휴대단말기 개발에 적합한 Low-IF 수신 구조로 설계되었으며, 174~240 MHz의 RF 방송 신호를 수신하여 1.536 MHz 대역폭의 2.048 MHz IF 신호를 출력한다. RF 튜너 칩은 저잡음 증폭기, 이미지 신호 제거 믹스, 채널 필터, LC-VCO, PLL과 Band-gap 기준 전압 생성기 등의 모든 수신부 기능 블록들을 포함하고 있으며, 0.18 um RF CMOS 기술을 이용하여 단일 칩으로 제작되었다. 또한 전력 소모를 줄이기 위한 4단계 이득 가변이 가능한 저잡음 증폭기를 제안하였으며, Schmoock's 선형화 기법과 Current bleeding 회로 등을 이용하여 수신 성능을 개선하였다. 제작된 RF 튜너 칩의 이득 제어 범위는 -25~+88 dB, 잡음 특성(NF)은 Band-III 전체 대역에서 약 4.02~5.13 dB, 선형 특성(IIP3)은 약 +2.3 dBm 그리고 이미지 신호 제거비는 최대 63.4 dB로 측정되었다. 총 전력 소모는 1.8 V 단일 전원에서 약 54 mW로 우수하며, 칩 면적은 약 $3.0{\times}2.5mm^2$이다.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.19-25
• /
• 2000

본 논문에서는 5 MHz의 채널 대역폭을 갖는 IMT-2000단말기용 RF 수신모듈을 설계하여 제작하였다. 제작된 RF수신모듈은 저잡음증폭기, RF SAW필터, 하향 변환기, IF SAW필터, AGC, PLL 주파수합성기로 구성되어졌다. 저잡음증폭기의 잡음지수와 IIP3는 2.14 GHz에서 0.8 dB와 3 dBm이고, 하향 변환기의 변환이득은 10 dB, AGC의 활성영역은 80 dB이었고, PLL의 위상잡음은 100 kHz에서 -100 dBc이였다. 수신모듈의 수신감도는 -48 dBm으로 제작되었다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.682-690
• /
• 2012

본 논문은 2차 고조파 주입을 적용한 고선형의 균형적인 자체 발진 혼합기(SOM)를 제안하였다. 제안한 SOM은 발진을 위하여 균형적 공진기 구조인 H-슬롯 결함 접지면 구조로 설계하였다. H-슬롯 결함 접지면 구조는 높은 Q 계수를 가지므로 발진기의 낮은 위상 잡음을 제공하기에 적합한 구조이다. 혼합기는 균형적 국부발진기(LO) 신호가 RF 입력 포트에 영향을 주면 안 되므로 LO-RF 신호의 격리에 좋은 단일 평형 혼합기를 활용하였다. 또한, 제안한 SOM은 선형성 향상을 위해 IF의 2차 고조파 주입을 위하여 서로 다른 피드백 경로를 사용하는 두 가지 방법을 제안하였다. 첫 번째 방법은 입력 파워 -20 dBm의 5 GHz RF 입력 신호일 때 226 MHz IF에서 3.08 dB의 변환 이득을 실현하였고, 두 번째 방법으로는 입력 파워 -20 dBm의 5.2 GHz RF 입력 신호일 때 423 MHz IF에서 2 dB의 변환 이득을 달성하였다. 두 가지 방법 대한 측정 결과, 3차 혼변조 왜곡(IMD3)는 각각 61.8 dB, 65 dB로 나타났다. 따라서 제안한 SOM은 2차 고조파 주입 기술을 적용하지 않은 것에 비해 두 가지 방법 각각 IMD3가 18.8 dB, 21 dB로 개선되었으므로 향상된 선형성을 보여준다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.569-578
• /
• 2005

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on-chip 1 to 6 GHz up-conversion and 1 to 8 GHz down-conversion mixers using a 0.8 mm SiGe hetero-junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up-conversion mixer was implemented on-chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up-conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down-conversion mixer was implemented on-chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down-conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.

• 한국통신학회논문지
• /
• 제29권4A호
• /
• pp.415-422
• /
• 2004

근거리무선통신(Dedicated Short Range Communication, DSRC)은 근거러 영역의 노변장치(Road Side Equipment, RSE)와 차량탑재장치(On-Board Equipment, OBE)와의 고속통신을 수행하는 통신시스템이며, 대부분의 지능형교통시스템 서비스는 근거리무선통신에 의해 제공될 것으로 보인다. 본 논문에서는 근거리무선통신 수신기용 하향믹서를 설계 및 제작하였다. 설계된 하향믹서는 믹서코어 회로와 더불어 RF/LO 입력 정합 회로, RF/LO 입력 발룬 회로와 IF 출력 발룬 회로가 온칩으로 구현되었다. 제작된 하향믹서는 1.9 mm${\times}$1.3 mm의 크기를 가지며, 7.5 ㏈의 전력변환이득과 －2.5 ㏈m의 lIP3, 46 ㏈의 LO to RF isolation, 56 ㏈의 LO to IF isolation, 3.0 V의 공급전압 하에서 21 mA의 전류소모로 측정되었다.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1023-1028
• /
• 2012

본 논문에서는 비접촉 마이크로웨이브 프루브 시스템의 I/Q demodulator를 위한 MMIC (Monolithic Microwave Integrated Circuit) mixer chip을 GaAs p-HEMT 공정의 Schottky 다이오드를 이용하여 설계 및 제작하였다. 프루브 시스템의 I/Q demodulator 구조를 단순화하기 위해 single balanced 구조의 mixer를 채택하였다. Single balanced mixer에서 $90^{\circ}$hybrid coupler와 ${\lambda}/4$ 전송선로를 이용하여 $180^{\circ}$hybrid를 설계하였으며 이를 MIM 커패시터와 spiral 인덕터를 이용하여 구현함으로써 mixer chip의 크기를 줄일 수 있었다. On-wafer 측정 결과, 본 논문의 MMIC mixer는 1650MHz ~ 2050MHz의 RF 및 LO 주파수 대역을 포함하고 있으며, 응용 주파수 대역 내에서 RF 및 LO의 변화에 대해 약 12dB 이하의 평탄한 변환손실(conversion loss) 특성을 나타내었다. 또한, MMIC mixer chip은 $2.5mm{\times}1.7mm$의 초소형 크기를 가지며 LO-IF 및 RF-IF의 격리도는 각각 43dB 및 23dB 이상의 특성을 나타내었다.

• 한국통신학회논문지
• /
• 제30권4A호
• /
• pp.350-357
• /
• 2005

근거리무선통신 (Dedicated Short Range Communication, DSRC)은 지능형교통시스템 서비스 제공을 위한 통신 수단으로, 수 미터에서 수백 미터인 근거리 영역의 노변장치(Road Side Equipment, RSE)와 차량탑재장치(On-Board Equipment, OBE)와의 양방향 고속통신을 수행하는 통신시스템이다. 본 논문에서는 SiGe HBT 공정을 이용하여 근거리무선통신 송신기용 5.8 GHz 상향믹서를 설계 및 제작하였다. 설계된 상향믹서는 믹서코어 회로와 더불어 IF/LO/RF 입출력 정합 회로, IF/LO 입력 발룬 회로와 RF 출력 발룬 회로가 단일칩으로 구현되었다. 제작된 상향믹서는 $2.7 mm\times1.6mm$의 크기를 가지며, 3.5 dB의 전력변환이득과 -12.5 dBm의 OIP3, 42 dB의 LO to E isolation, 38 dB의 LO to RF isolation, 3.0 V의 공급전압 하에서 29 mA의 전류소모로 측정되었다.

• 한국전자파학회논문지
• /
• 제20권12호
• /
• pp.1252-1263
• /
• 2009

본 논문은 이동 통신 시스템에서 서비스 품질을 개선하고 기지국의 서비스 영역을 확장하기 위한 중계기 시스템 중 기존 RF 중계기가 가지고 있는 간섭 및 궤환 신호를 제거하기 위해 간섭 제거기를 적용한 디지털 RF 시스템에 관한 연구를 수행하였다. RF(Radio Frequency) 중계기에 DSP(Digital Signal Processing)와 FPGA(Field Programmable Gate Array)를 이용한 디지털 엔진을 탑재하여 간섭 및 궤환 신호를 제거하는 새로운 방식의 무선 중계기를 제안하였다. DSP와 FPGA로 이루어진 디지털 ICS(Interference Cancellation System) 엔진은 RF 회로와 일체형으로 설계되었으며, 디지털 플랫폼을 통해 하드웨어를 개발한 뒤 최적에 중계기 시스템에 적용하기 위해 일체형으로 설계 및 제작하였다. 논문에 적용된 간섭 및 궤환 신호 제거 기법으로는 LMS(Least Mean Square) 알고리즘을 적용한 적응형 IF(Intermediate Frequency) 방식을 적용하였으며, 개선된 수렴 속도와 성능을 가지게 되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.817-820
• /
• 1999

In this paper, we describes RF receiver module for IMT-2000 handset with 5MHz channel bandwidth. The fabricated RF receiver module consists of Low Noise Amplifier-, RF SAW filter, Down-converter, IF SAW filter, AGC and PLL Synthesizer. The NF and IIP3 of LNA is 0.8㏈, 3㏈m at 2.14㎓, conversion gain of downconverter is l0㏈, dynamic range of AGC is 80㏈, and phase noise of PLL is -100 ㏈m, at 100KHz. The receiver sensitivity is -110㏈m, adjacent channel selectivity is -48㏈m.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.61-67
• /
• 2014

This paper presents a zero-IF CMOS RF receiver, which supports three channel bandwidths of 5/10/40MHz for LTE-Advanced systems. The receiver operates at IMT-band of 2,500 to 2,690MHz. The simulated noise figure of the overall receiver is 1.6 dB at 7MHz (7.5 dB at 7.5 kHz). The receiver is composed of two parts: an RF front-end and a baseband circuit. In the RF front-end, a RF input signal is amplified by a low noise amplifier and $G_m$ with configurable gain steps (41/35/29/23 dB) with optimized noise and linearity performances for a wide dynamic range. The proposed baseband circuit provides a -1 dB cutoff frequency of up to 40MHz using a proposed wideband OP-amp, which has a phase margin of $77^{\circ}$ and an unit-gain bandwidth of 2.04 GHz. The proposed zero-IF CMOS RF receiver has been implemented in $0.13-{\mu}m$ CMOS technology and consumes 116 (for high gain mode)/106 (for low gain mode) mA from a 1.2 V supply voltage. The measurement of a fabricated chip for a 10-MHz 3G LTE input signal with 16-QAM shows more than 8.3 dB of minimum signal-to-noise ratio, while receiving the input channel power from -88 to -12 dBm.