• 제목/요약/키워드: REU 회로

검색결과 1건 처리시간 0.012초

경로 메트릭 데이터의 효율적인 관리를 통한 고성능 비터비 디코더 회로 설계 (Design of High-performance Viterbi Decoder Circuit by Efficient Management of Path Metric Data)

  • 김수진;조경순
    • 대한전자공학회논문지SD
    • /
    • 제47권7호
    • /
    • pp.44-51
    • /
    • 2010

  • 본 논문은 고성능 비터비 디코더 회로 구조를 제안한다. 제안하는 비터비 디코더는 가지 값의 특징을 이용하기 때문에 추가적인 메모리를 사용하지 않고 가지 메트릭을 계산할 수 있다. 또한 빠른 합-비교-선택 연산을 위해 경로 메트릭 데이터를 SRAM과 레지스터에 적절하게 재배열함으로써 디코더 전체의 속도를 75%까지 향상시킨다. 제안하는 비터비 디코더 회로를 Verilog HDL로 설계하였으며 130nm 표준 셀 라이브러리를 이용하여 게이트 수준 회로로 합성하였다. 제안하는 회로는 8,858개의 게이트로 구성되며 회로의 최대 동작 주파수는 130MHz이다.

  • PDF KSCI