• 한국광학회지
• /
• 제15권4호
• /
• pp.299-308
• /
• 2004

공액상 없이 여러 가지 물체를 동시에 재생 가능한 다채널 다단계 위상형 컴퓨터-생성 홀로그램(CGH)을 설계할 수 있는 보다 효과적인 부호화 방법을 제안하였다. 다채널 CGH 패턴을 설계하기 위하여 pixel oriented CGH 제작방식을 이용하였다. 설계된 CGH 패턴의 성능평가를 위해 양자화 위상 단계수에 따른 여러 가지 다채널 CGH들의 회절효율(η), 평균제곱에러(MSE) 및 신호 대 잡음비(SNR) 등의 변화를 살펴보았다. 일반적으로 CGH에 기록되는 물체 수가 증가할수록 CGH의 재생품질은 떨어진다. 그러나 회절효율의 경우 1채널 CGH가 70%이고 제안한 부호화 방법으로 설계한 2채널, 4채널, 8채널 CGH들은 각각 62%, 62%, 63%로 채널수가 증가하여도 큰 차이가 없음을 컴퓨터 모의실험을 통하여 확인할 수 있었다. 또한 렌즈로 결합되어 있는 PAL-SLM과 XGA형 LCD 그리고 이에 빛을 조명하는 LD 등으로 구성되어 있는 액정 공간 광 위상 변조기를 사용하여 광학적으로 CGH를 구현하여 입력영상을 재생$.$고찰해 보았다.

• 한국통신학회논문지
• /
• 제29권3C호
• /
• pp.398-407
• /
• 2004

본 논문에서는 2차원 웨이블릿 변환을 이용한 영상 압축방식에 적합한 블라인드 워터마킹 방식을 제안하고 VHDL(VHSIC Hardware Description Language)을 이용해서 하드웨어로 구현하였다. 워터마킹 알고리즘의 목적은 영상의 조작에 대해 영상의 무결성을 인증하고 조작이 가해졌을 경우에 조작 위치를 판별하는 것이다. 제안된 워터마크 방식은 동영상 압축 시 적용되는 것으로 가정하였으며, 따라서 양자화에 무관하고 실시간으로 삽입 및 추출이 가능하도록 하였다. 웨이블릿 도메인에서 주파수 특성상 최저파수 대역(LL4)은 공간영역의 변화에 대해 민감하지 않다는 것을 실험적으로 검증하여 LL4를 워터마크의 삽입영역으로 설정하였다. 워터마크 삽입 시 압축된 영상의 화질을 최대한 저하시키지 않으면서 강인성을 지닐 수 있는 비트평면 조합을 LL4 부대역에서 선택하고 이를 워터마크 삽입 포인트로 결정한다. 비트평면에서 워터마크의 삽입위치를 알고 있고 값 변환이 아닌 값의 치환방식으로 워터마크를 삽입하므로 워터마크를 추출할 때에 원 영상이 필요하지 않다. 또한 삽입위치가 노출되었을 때의 안전성을 고려하여 워터마크를 블록암호화 알고리즘을 이용하여 암호화한 후 삽입하도록 하였다. 실험결과 제안된 워터마킹 알고리즘은 일반적인 영상의 조작에 대해 강인성을 보였고 영상 및 비디오 압축기에서 전체 동작과 구조에 큰 변화를 주지 않으면서 이식이 가능하였다. 구현된 영상압축기와 워터마킹 하드웨어는 Altera의 APEX20KC EP20K400CF672-7 FPGA 디바이스에서 약 40%의 LSB를 사용하고 최대 약 60MHz에서 동작이 가능하였다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.335-342
• /
• 2016

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 루프 내 필터의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러가 발생하는 복원 영상에서 화질을 향상시키기 위해 디블록킹 필터와 SAO(Sample Adaptive Offset)으로 구성된 루프 내 필터를 사용한다. 그러나 루프 내 필터는 추가적인 연산으로 인하여 부호기와 복호기의 복잡도가 증가되는 원인이 된다. 제안하는 루프 내 필터 하드웨어 구조는 수행 사이클 감소를 위해 디블록킹 필터와 SAO를 3단 파이프라인으로 구현되었다. 또한 제안하는 디블록킹 필터는 6단 파이프라인 구조로 구현되었으며, 효율적인 참조 메모리 구조를 위해 새로운 필터링 순서로 수행된다. 제안하는 SAO는 화소들의 처리를 간소화하며 수행 사이클을 감소시키기 위해 한번에 6개의 화소를 병렬 처리된다. 제안하는 루프 내 필터 하드웨어 구조는 Verilog HDL로 설계되었으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 131K개의 게이트로 구현되었다. 또한 164MHz의 동작 주파수에서 4K@60fps의 실시간 처리가 가능하며, 최대 동작 주파수는 416MHz이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.401-404
• /
• 2015

본 논문에서는 UHD급 영상의 실시간 처리를 위한 고성능 HEVC(High Efficiency Video Coding) In-loop Filter 부호화기의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러로 발생하는 화질 열화 문제를 해결하기 위해 Deblocking Filter와 SAO(Sample Adaptive Offset)로 구성된 In-loop Filter를 사용한다. 본 논문에서 제안하는 In-loop Filter 부호화기 하드웨어 구조에서 Deblocking Filter와 SAO는 수행시간 단축을 위해 $32{\times}32CTU$를 기준으로 2단 하이브리드 파이브라인 구조를 갖는다. Deblocking Filter는 10단계 파이프라인 구조로 수행되며, 메모리 접근 최소화 및 참조 메모리 구조의 단순화를 위해 효율적인 필터링 순서를 제안한다. 또한 SAO는 화소들의 분류와 SAO 파라미터 적용을 2단계 파이프라인 구조로 구현하고, 화소들의 처리를 간소화 및 수행 사이클 감소를 위해 두 개의 병렬 Three-layered Buffer를 사용한다. 본 논문에서 제안하는 In-loop Filter 부호화기 하드웨어 구조는 Verilog HDL로 설계하였으며, TSMC 0.13um CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 205K개의 게이트로 구현되었다. 또한 110MHz의 동작주파수에서 4K UHD급 해상도인 $3840{\times}2160@30fps$의 실시간 처리가 가능하다.

• 대한전자공학회논문지SP
• /
• 제46권5호
• /
• pp.66-79
• /
• 2009

본 논문에서는 최신 압축 기술인 H.264/AVC의 화면내 부호화 효율을 향상시키기 위해 1차원 및 2차원 정수 변환을 이용한 적응적 화면내 부호화 기법을 제안한다. 제안 기법에서는 부호화될 블록에 대해 예측모드에 따라서 1차원 정수 변환과 2차원 정수 변환을 수행한 후 가장 효과적인 예측모드와 정수 변환 방법이 선택된다. 1차원 정수 변환을 이용한 부호화를 수행할 경우에는 먼저 예측모드에 따라 $4{\times}4$ 블록을 $1{\times}4$ 또는 $4{\times}1$의 서브블록으로 분할하고, 각각의 서브블록에 대해 예측을 수행한다. 이때 서브블록들에 대한 예측 신호는 이전의 재생된 서브블록을 이용하여, 예측 방향으로 가장 가까운 신호를 예측에 사용함으로써, 상관성의 활용을 극대화한다. 각각의 서브블록들은 생성된 예측 신호와의 뺄셈 과정을 통해 잔여신호를 생성하고, 1차원 정수 변환 및 양자화 과정을 통해 양자화된 신호를 생성한다. 양자화된 서브블록들은 다시 분할되기 이전의 $4{\times}4$ 블록 단위로 합쳐지고, 예측모드에 따라 DC에 우선 순위를 둔 스캐닝 패턴을 이용하여 1차원으로 정렬된다. 1차원 정수 변환을 사용하여 생성된 해당 블록의 비트스트림이 기존 2차원 정수 변환을 사용하여 생성한 비트스트림과 부호화 효율 측면에서 비교되어, 최종적으로 부호화될 예측모드와 변환 계수가 선택되어 전송된다. 제안 기술은 실험 결과를 통해 다양한 영상과 비트율에서 H.264/AVC보다 평균적으로 BD-PSNR을 0.34dB 향상 또는 BD-bitrate를 4.03% 감소시킴으로써, 기존의 H.264/AVC 부호화 효율을 크게 개선할 수 있음을 보여준다.

• 한국통신학회논문지
• /
• 제28권3A호
• /
• pp.111-118
• /
• 2003

적응형 송신 빔 성형 시스템에서 순방향 링크의 채널 특성을 기지국에 정확히 전달하는 것은 시스템 성능을 결정하는 중요한 요소이다. FDD 방식 시스템의 경우 순방향 채널의 정보는 일반적으로 귀환 채널을 통해 전달되며 송신 안테나 수에 비례하여 증가하게 된다. 이 논문에서는 N개의 송신안테나를 갖는 빔 성형 시스템이 2N개의 송신 안테나 시스템으로 확장되는 반면, 귀환 채널은 귀환 전송 비트율의 제한으로 인해 기존의 N-안테나 시스템의 귀환 채널이 그대로 유지된다. 제한된 귀환 채널 정보의 사용 효율을 높여 시스템의 성능을 향상시키기 위해 적응형 송신 빔 성형 방식과 안테나 선택 다이버시티 방식을 결합한 순방향 링크 CDMA 시스템을 제안하고 모의 실험을 통해 성능을 연구한다. 제한된 귀환 채널 비트를 갖는 시스템에서, 송신 안테나 수와 안테나 선택 방식에 따른 시스템 성능을 주파수 비선택적 페이딩 채널 및 다중 경로 페이딩 채널에서 모의 실험을 통해 정량화 한다. 모의 실험 결과는 송신 안테나 선택 방식을 적용함으로써 각 안테나당 할당되는 정보 비트 수를 증가시켜 양자화로 인한 오류를 줄이고, 선택 다이버시티 이득을 얻음으로써 전체 시스템 성능이 개선됨을 보인다.