• 한국시뮬레이션학회논문지
• /
• 제21권4호
• /
• pp.91-102
• /
• 2012

네트워크 포트스캔 공격은 내부 네트워크에 있는 시스템에서 열려 있는 포트를 알아내기 위한 방법이다. 기존 대부분의 침입탐지시스템(Intrusion Detection System; IDS)들은 단위 시간당 시스템 또는 네트워크에 몇 번의 패킷을 보냈는지의 횟수를 기록하여 전송한 패킷의 횟수가 임계치보다 높은 소스 인터넷 주소(source IP address)에 대해서 포트스캔 공격이 수행되었다고 간주하였다. 즉, 네트워크 포트스캔 공격을 수행한 소스 인터넷 주소에 대한 위험 정도는 IDS들이 기록한 포트스캔 공격횟수에 의존하였다. 그러나 단순히 포트스캔 공격 횟수에 기반을 둔 위험성의 측정은 느린 포트스캔 공격에 대해 거짓 부정(false negative)이 높아져 포트스캔 탐지율이 낮아진다는 문제가 있다. 본 연구에서는 네트워크 포트스캔 공격에 대해 좀 더 정확하고 포괄적인 구분을 하기 위해 4가지 형태의 정보를 요약한다. 포트스캔 공격에 대한 위험성을 집약적으로 나타내기 위하여 주성분분석(principal component analysis, PCA)에 의해 이러한 정보들을 정량화한 위험지수를 제안한다. 실험을 통해 제안한 위험지수를 이용한 탐지가 포트스캔 탐지율에 있어서 Snort보다 우수하다는 것을 보인다.

• 전기학회논문지
• /
• 제56권5호
• /
• pp.980-986
• /
• 2007

Boundary scan test structure(JTAG IEEE 1149.1 standard) that supports an internal scan chain is generally being used to test CUT(circuit under test). Since the internal scan chain can only have a single scan-in port and a single scan-out port; however, existing boundary test methods can not be used when multiple scan chains are present in CUT. Those chains must be stitched to form a single scan chain as shown in this paper. We propose an efficient boundary scan test structure that adds a circuit called Clock Group Register(CGR) for multiple clocks testing within the design of multiple scan chains. The proposed CGR has the function of grouping clocks. By adding CGR to a previously existing boundary scan design, the design is modified. This revised scan design overcomes the limitation of supporting a single scan-in port and out port, and it bolsters multiple scan-in ports and out ports. Through our experiments, the effectiveness of CGR is proved. With this, it is possible to test more complicated designs that have high density with a little effort. Furthermore, it will also benefit in designing those complicated circuits.

• 정보보호학회논문지
• /
• 제16권3호
• /
• pp.65-76
• /
• 2006

본 논문에서는 침입탐지시스템의 탐지 기법인 포트스캔 탐지에 대한 개선 및 포트스캔 탐지 결과와 연계하여 실질적인 공격 탐지 부분인 오남용(Misuse) 탐지 방법의 네트워크 기반 침입탐지시스템에 대한 탐지 능력을 극대화하는 방법에 대해 연구하였다. 또한 침입탐지시스템에서 개선된 포트스캔 탐지를 위해 전처리기인 포트스캔 탐지에 대한 일반적인 정책설정의 문제점과 오남용 탐지 엔진의 false-positive를 최소화하고 포트스캔 탐지와 오남용 탐지의 수행 성능을 높이기 위한 알고리즘을 연구하였다.

• 한국정보기술학회 영문논문지
• /
• 제9권1호
• /
• pp.1-10
• /
• 2019

In recent years, information collection of attacks through stealth port scanning technology has become more sophisticated. The most commonly used Nmap port scanner supports a variety of stealth scanning technologies along with the existing scanning techniques. Nmap also supports Idle scan that is different from conventional stealth scans. This is a more sophisticated stealth scan technique by applying the SYN scan and ACK scan techniques. In previous studies, the detection of Idle scanning was on zombie system, but was not on victim system. In this paper, we propose an effective detection method of Idle scan on victim system. The Idle scanning is composed of two stages; they are probing the zombie and victim system and scanning the victim system. We analyzed the characteristics of the two stages. The characteristics, we captured, are that SYN and RST packets are different from normal packet. We applied them to detection method, then Idle scanning is detected effectively.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1850-1851
• /
• 2007

To the Boundary Scan, this architecture in Scan testing of design under the control of boundary scan is used in boundary scan design to support the internal scan chain. The internal scan chain has single scan-in port and single scan-out port that multiple scan chain cannot be used. Internal scan design has multiple scan chains, those chains must be stitched to form a scan chain as this paper. We propose an efficient Boundary Scan test structure for multiple clock testing in design.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1840-1841
• /
• 2007

To the Boundary Scan, this architecture in Scan testing of design under the control of boundary scan is used in boundary scan design to support the internal scan chain. The internal scan chain has single scan-in port and single scan-out port that multiple scan chain cannot be used. Internal scan design has multiple scan chains, those chains must be stitched to form a scan chain as this paper. We propose an efficient Boundary Scan test structure for multiple clock testing in design.

• 한국지능시스템학회논문지
• /
• 제18권5호
• /
• pp.679-684
• /
• 2008

느린 포트스캔 공격 탐지는 네트워크 보안에서 중요한 분야 중 하나이다. 본 논문에서는 퍼지 룰을 이용한 비정상 트래픽 컨트롤 프레임워크를 이용한 느린 포트스캔 공격을 탐지하고 대응하는 방법을 제안한다. 비정상 트래픽 컨트롤 프레임워크는 침입차단 시스템으로 동작하면서 의심 단계의 네트워크 트래픽을 대응하는 기능을 가진다. 본 논문에서 제안하는 방법은 공격 혹은 공격 의심 트래픽에 대해 단계적 대응을 한다. 먼저 의심 단계에 있는 트래픽에 대해 대역폭을 줄여 서비스를 하다가 최종적으로 공격으로 판명되면 트래픽을 차단한다. 본 논문에서는 제안한 방법을 프레임워크에 구축하고 실험을 통해 느린 포트스캔 공격에 효과적임을 보인다.

• 융합보안논문지
• /
• 제7권1호
• /
• pp.63-75
• /
• 2007

네트워크에 연결된 컴퓨터 시스템에 대한 공격을 탐지하기 위하여 침입 탐지 시스템을 설치한다. 기존의 침입 탐지 시스템은 포트 스캔 공격을 탐지하기 위해서 동일 발신지 주소를 갖는 시스템에서 특정시간에 일정 임계값을 초과하는 연결 설정 요청 패킷이 발생했는지를 검사하여 공격을 탐지하므로 실제 공격이 아닌데 공격이라고 탐지하는 False Positive가 높고, 특정시간의 임계값 보다 더 긴 주기로 공격을 시도하는 Slow 스캔 공격과 발신지 주소를 위조하여 공격하는 Coordinated 스캔 공격을 탐지하기 힘들다. 본 논문에서는 TCP의 비정상 연결 시도에서 응답하는 RST/ACK 플래그 패킷을 탐지하여 포트 스캔을 판단하는 탐지 규칙과 데이터 저장 구조를 제안하고 이를 기반으로 포트 스캔 탐지시스템을 설계하고 구현하였다. 제안된 시스템은 RST/ACK 플래그 패킷을 탐지하여 공격을 판단하므로 False Positive를 감소시키고, 적은 양의 데이터를 저장하여 긴 시간동안 데이터 유지할 수 있어 Slow 스캔을 탐지할 수 있고, 공격 대상에서 응답한 RST/ACK 패킷을 검사하여 Coordinated 스캔공격을 효율적으로 탐지할 수 있다.

• 한국정보과학회논문지:정보통신
• /
• 제31권2호
• /
• pp.171-178
• /
• 2004

포트 스캐닝 탐지 시스템은 “False Positive”(실제 공격이 아닌데 공격이라고 탐지, 오탐지)와 “False Negative”(실제 공격인데 공격이 아니라고 탐지, 미탐지)가 낮아야 하는 등의 시스템 성능에 관한 요구사항과, 해당 탐지 시스템을 활용한 보안관리가 용이해야 하는 등의 사용자 친화적인 요구사항을 만족할 필요가 있다. 그러나 공개되어 있는 실시간 스캔 탐지 시스템은 False Positive가 높고 다양한 스캔 기법에 대한 탐지가 잘 이루어지지 않고 있다. 또한 실시간 스캔 탐지 시스템의 대부분이 명령어 기반으로 이루어져 있기 때문에 이률 활용하여 시스템 보안 관리를 수행하는데 많은 어려움이 있다. 따라서 본 논문에서는 새로운 필터 룰 집합의 적용에 의해 포트 스캐닝 기법 기반의 다양한 공격을 탐지 할 수 있고, 공격자의 행동 패턴으로부터 유도된 ABP-Rule의 적용에 의해 False Positive를 최소화할 수 있는 실시간 스캔 탐지 시스템(TkRTSD)을 제안한다. 또한 Tcl/Tk를 이용하여 GUI환경을 구축함으로써 사용자가 쉽게 보안관리를 할 수 있는 사용자 친화적인 탐지 시스템을 제안한다.

• 한국멀티미디어학회논문지
• /
• 제4권6호
• /
• pp.570-578
• /
• 2001

경계 주사 구조(Boundary Scan Architecture)기 법은 복잡한 인쇄 회로 기판(PCB : Printed Circuit Board)을 테스트하기 위해 도입되었다. 이러한 경계 주사 구조는 시스템의 정상 동작에 간섭을 주지 않고 시스템의 동작 상태를 실시간 모니터링 하는데 대단한 잠재력을 지니고 있다. 본 논문에서는 경계 주사 구조를 이용하여 시스템의 작동 상태를 실시간으로 모니터 하기 위한 새로운 실장 제어기를 제안하고 설계한다. 제안된 실시간 모니터링 실장 제어기는 경계 주사 구조의 경계 주사 셀 제어기(Test Access Port Controller)와 범용 실장 제어기(Embedded Controller)로 구성되어 있다. 제안된 경계 주사 구조를 이용한 실시간 모니터링 실장제어기는 하드와이어의 자원을 절약해 주고 경계 주사 구조를 지니고 있는 칩에 쉽게 인터페이스 된다. 실험 결과는 제안된 실장제어 기가 시스템의 동작 상태를 실시간 모니터 하는데 호스트 컴퓨터에 의한 모니터 링에 비해 효과적임을 보여준다.