• 대한전자공학회논문지TC
• /
• 제48권2호
• /
• pp.6-13
• /
• 2011

본 논문은 ad-hoc 네트워크 또는 센서 네트워크상에서, 주어진 노드들 사이를 상호연결하기 위해 중간노드들을 추가 배치시키는 형태의 상호연결 문제에 대한 연구이다. 이 문제는 NP-hard problem으로 변환된다. 네트워크의 노드들은 응용시스템 또는 지형적인 요인에 의해 일부지역에서는 밀집하여 분포되고, 그 외의 지역에서는 희박하게 분포될 수 있다. 이러한 경우, 노드들이 밀집한 지역의 상호연결을 무시함으로써, 보다 짧은 실행시간 안에 추가노드들의 최적배치에 근접하도록 하는 방법을 만들 수 있다. 그러나 이러한 경우라 하더라도 여전히 NP-hard이므로, 동적프로그래밍을 구현함으로써 다항시간 근사전략(PTAS)을 구성하는 것이 타당하다. 실행결과 등에 대한 분석은 목적함수를 적절하게 정의함으로써 가능해 진다. 목적함수는 노드 밀집지역을 추상화시킴에 의해 발생하게 되는 문제점에 대처할 수 있도록 정의되어야 한다.

• Wind and Structures
• /
• 제34권1호
• /
• pp.59-72
• /
• 2022

In this work the numerical results of the flow around a 5:1 rectangular cylinder at Reynolds numbers 3 000 and 40 000, zero angle of attack and smooth incoming flow condition are presented. Implicit Large Eddy Simulations (ILES) have been performed with a high-order accurate spatial scheme and an implicit high-order accurate time integration method. The spatial approximation is based on a discontinuous Galerkin (dG) method, while the time integration exploits a linearly-implicit Rosenbrock-type Runge-Kutta scheme. The aim of this work is to show the feasibility of high-fidelity flow simulations with a moderate number of DOFs and large time step sizes. Moreover, the effect of different parameters, i.e., dimension of the computational domain, mesh type, grid resolution, boundary conditions, time step size and polynomial approximation, on the results accuracy is investigated. Our best dG result at Re=3 000 perfectly agrees with a reference DNS obtained using Nek5000 and about 40 times more degrees of freedom. The Re=40 000 computations, which are strongly under-resolved, show a reasonable correspondence with the experimental data of Mannini et al. (2017) and the LES of Zhang and Xu (2020).

• 한국정보통신학회논문지
• /
• 제13권4호
• /
• pp.727-736
• /
• 2009

본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.