• 한국진공학회지
• /
• 제16권2호
• /
• pp.128-133
• /
• 2007

본 연구에서는 탄소나노튜브의 성장특성을 결정짓는 여러 요소 중 한가지인 촉매층 두께의 변화에 따라서 형성되어지는 탄소 나노튜브의 형태 변화를 관찰하였다. Ni 촉매층은 마그네트론 스퍼터링법을 이용하여 증착하였으며, Ni 촉매층의 두께는 $20{\sim}80\;nm$의 범위에서 설정하였다. 두께에 따른 Ni 촉매층 기판을 hot-filament 플라즈마 화학기상 증착(HF-PECVD) 장치를 이용하여 탄소나노튜브를 합성하였으며, 성장되어진 탄소나노튜브의 성분분석은 에너지 분산형 X-선 측정기(EDS)를 통해 분석하였고, 고배율 투과전자현미경(HRTEM) 분석과 전계방사 주사전자현미경(FESEM) 분석을 통해 성장된 탄소나노튜브 성장 형태를 관찰하였다. 그 결과로써, 고배율 투과전자현미경(TEM) 분석을 통해서는 탄소나노튜브는 내부가 비어있으며, 다중벽으로 구성되어 있는 것을 관찰하였고, 탄소나노튜브 상부에 니켈 금속이 포함된 것을 확인하였다. 이것은 분산형 X-선 측정을 통해 탄소나노튜브의 구성성분이 접착층인 Ti, 촉매층인 Ni 그리고 탄소(C)로 이루어졌음을 다시한번 확인하였으며. 성장형태에서도 알 수 있듯이 탄소나노튜브 성장 전에 행해여지는 전처리는 촉매층의 입자를 변화시키고 변화된 촉매층의 표면은 다른 형태의 탄소나노튜브를 성장시킴을 알 수 있었다. 결과적으로, 40 mn의 촉매층을 지니는 기판에서 가장 좋은 형태를 나타내는 탄소 탄소나노튜브가 성장되었음을 알 수 있다.

• 마이크로전자및패키징학회지
• /
• 제27권3호
• /
• pp.77-81
• /
• 2020

차세대 디스플레이 시장을 선도하기 위해서는 롤러블(rollable), 폴더블(foldable) 디스플레이와 같은 플렉서블(flexible) OLED 디스플레이의 상용화 및 양산화가 필수적이나, 실제 공정 및 굽힘 과정에서 발생하는 극심한 박막 내부 응력 변화로 인한 기계적 파손 문제가 심각한 상황이다. 따라서, 플렉서블 디스플레이 구조에 사용되는 박막 재료의 기계적 물성을 파악하는 것은 제품의 강건한 설계 및 구조 최적화에 필수적이다. 본 논문에서는 물 표면 플랫폼을 이용한 나노 박막 인장 시험법을 적용하여 플렉서블 디스플레이 패널에 적용되는 금속 및 세라믹 박막 소재들의 인장 물성을 정량적으로 측정하였다. 스퍼터링(Sputtering)으로 증착된 Mo, MoTi 나노 박막과, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 증착된 SiN_x 나노 박막의 탄성 계수와 인장 강도 및 연신율을 측정하는 데 성공하였다. 결과적으로 박막의 증착 조건 및 두께에 따라 기계적 물성이 크게 변화할 수 있음을 확인하였으며, 측정된 인장 물성은 기계적으로 강건한 롤러블, 폴더블 디스플레이의 설계를 위한 응력 해석 모델링 데이터로 활용될 수 있을 것으로 기대한다.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.18-24
• /
• 2000

(Ba,Sr)$TiO_3$ 박막은 ULSI-DRAM 즉 1-4 Gbit급 DRAM용 셀(cell) 커패시터의 새로운 유전물질로 각광받고 있다. 본 연구에서는 ICP 장비에서 $BCl_3/Cl_2/Ar$ 플라즈마로 (Ba,Sr)$TiO_3$ 박막을 식각하였다. 이때 RF power/dc bias voltage는 600W/-250V, 반응로의 압력은 10mTorr 이었다. $Cl_2/(Cl_2+Ar)$은 0.2로 고정하였고, $BCl_3$ 가스를 첨가하면서 (Ba,Sr)$TiO_3$ 박막을 식각하였다. $BCl_3$ 가스를 10% 첨가하였을 때, $480{\AA}/min$으로 (Ba,Sr)$TiO_3$ 박막은 가장 높은 식각 속도를 나타내었다. $Cl_2/Ar$가스에 $BCl_3$의 첨가 비에 따른 Cl, BCl 및 B의 라디칼 밀도를 optical emission spectroscopy(OES)에 의해 구하였다. $BCl_3$를 10% 첨가하였을 때 Cl의 라디칼 밀도가 가장 높았다. (Ba,Sr)$TiO_3$ 박막의 표면반응을 규명하기 위하여 XPS 분석을 수행한 결과 이온 bombardment 식각이 Ba-O 결합을 파괴하고 Ba와 Cl의 결합형태인 $BaCl_2$을 제거하기 위하여 필요하다. Sr과 Cl의 결합의 양은 많지 않고, Sr은 주로 물리적인 스퍼터링에 의하여 제거된다. Ti와 Cl은 화학적으로 반응하여 $TiCl_4$ 결합형태로 용이하게 제거된다. 식각후 단면사진을 SEM을 통해 본 결과 식각단면이 약 65~70$^{\circ}$ 정도였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.319-322
• /
• 2003

To match the charge induced by the insulators $CeO_2$ with the remanent polarization of ferro electric SBT thin films, areas of Pt/SBT/Pt (MFM) and those of $Pt/CeO_2/Si$ (MIS) capacitors were ind ependently designed. The area $S_M$ of MIS capacitors to the area $S_F$ of MFM capacitors were varied from 1 to 10, 15, and 20. Top electrode Pt and SBT layers were etched with for various area ratios of $S_M\;/\;S_F$. Bottom electrode Pt and $CeO_2$ layers were respectively deposited by do and rf sputtering in-situ process. SBT thin film were prepared by the metal orgnic decomposition (MOD) technique. $Pt(100nm)/SBT(350nm)/Pt(300nm)/CeO_2(40nm)/p-Si$ (MFMIS) gate structures have been fabricated with the various $S_M\;/\;S_F$ ratios using inductively coupled plasma reactive ion etching (ICP-RIE). The leakage current density of MFMIS gate structures were improved to $6.32{\times}10^{-7}\;A/cm^2$ at the applied gate voltage of 10 V. It is shown that in the memory window increase with the area ratio $S_M\;/\;S_F$ of the MFMIS structures and a larger memory window of 3 V can be obtained for a voltage sweep of ${\pm}9\;V$ for MFMIS structures with an area ratio $S_M\;/\;S_F\;=\;6$ than that of 0.9 V of MFS at the same applied voltage. The maximum memory windows of MFMIS structures were 2.28 V, 3.35 V, and 3.7 V with the are a ratios 1, 2, and 6 at the applied gate voltage of 11 V, respectively. It is concluded that ferroelectric gate capacitors of MFMIS are good candidates for nondestructive readout-nonvolatile memories.

• 대한기계학회논문집A
• /
• 제40권7호
• /
• pp.673-677
• /
• 2016

최근, 자연 모사를 이용한 연구가 활발히 진행되어 지고 있다. 그 중에서도 높은 접착력으로 인해 이동이 자유로운 도마뱀붙이가 각광받고 있다. 도마뱀붙이는 발바닥 표피에 계층적 구조를 가지고 있고, 이러한 구조로 인하여 높은 접착력을 가진다. 본 연구에서는 건식 접착 구조물에 금속 코팅 두께에 따른 접착강도 변화에 대한 연구를 수행하였다. 건식 접착 구조물 제작을 위한 마이크로 몰드를 포토 리소그래피로 제작한 후, 고분자 폴리머인 PDMS를 사용하여 건식 접착 구조물을 제작하였다. 제작된 건식 접착 구조물의 금속 코팅은 플라즈마 스퍼터링을 사용하였다. 건식 접착 구조물의 접착력 실험은 Pure shear test방법을 통하여 평가하였다. 건식 접착 구조물에 인듐, 아연, 금을 코팅하였을 때 각각 4 nm, 8 nm 및 6 nm의 두께를 가질 때 접착 강도가 가장 우수한 결과를 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.189-190
• /
• 2011

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance (RC) delay나 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 SiO2와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 SiO2 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200 도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 SiO2와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장 했다. 이는 V의 oxide formation nergyrk Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, V+5 이온 반경이 Mn+2 이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.256-256
• /
• 2012

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance delay와 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 $SiO_2$와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 $SiO_2$ 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 $SiO_2$와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장했다. 이는 V의 oxide formation energy가 Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, $V^{+5}$이온 반경이 $Mn^{+2}$이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국자기학회지
• /
• 제11권5호
• /
• pp.189-195
• /
• 2001

ICP 마그네트론 스퍼터를 이용하여 2.5$\times$2.5 $\textrm{cm}^2$ 넓이의 열산화막이 형성된 실리콘 기판에 총 14개의 동일한 간격으로 NiFe(170 )/CoFe(48 )/Al(13 )-O/CoFe(500 )/Ta(50 ) 구조의 junction을 형성하여 자기저항비의 균일성을 알아보았다. 각 층은 ICP 마그네트론 스퍼터를 이용하여 만들고 특히 절연층은 플라즈마 산화법으로 제작하여 TMR 소자를 만들었다. 완성된 각 소자를 외부자기장을 변화시키면서 4단자 측정법으로 기준저항, 자기저항비, 자화반전자장을 측정하였다. 균일한 박막형성에 적합한 ICP스퍼터라도 같은 공정하에서 자기저항비의 표준편차가 2.72 정도의 분포가 있었으며, 위치에 따른 각 기준저항, 자기저항비, 자화반전자장의 유의차는 없었다. 또한 기준저항이 증가함에따라 자기저항비와 자화반전자장이 증가하는 경향이 있었으며, 이러한 현상은 균일하지 못한 절연막의 형성에 기인하는 것으로 판단되었다. 균일한 성막이 가능한 ICP 스퍼터로도 위치별로 절연막층 상태의 국부적 분산에 따라 표준편차가 기준저항의 경우 64.19, 자기저항비의 경우 2.72의 변화가 발생하여 실제적인 소자의 양산을 위해서는 산화막 형성공정의 개선이나 후열처리 등에 의한 균일화 공정이 필요할 것으로 생각되었다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.188-188
• /
• 2000

DLC (Diamond-Like Carbon) 박막은 높은 경도와 가시광선 및 적외선 영역에서의 광 투과도, 전기적 절연성, 화학적 안정성 및 저마찰.내마모 특성 등의 우수한 물리.화학적인 물성을 갖고 있기 때문에 여러 분야의 응용연구가 이루어지고 있다. 이러한 DLC 박막을 제작하는 과정에는 여러 가지가 있으나, 본 연구에서는 ECR-PECVD electron cyclotron resonance plasma enhanced chemical vapor deposition) 방법을 사용하였다. 이것은 최근에 많이 이용되고 있는 방법으로, 이온화률이 높을뿐만 아니라 상온에서도 성막이 가능하고 넓은 진공도 영역에서 플라즈마 공정이 가능한 장점이 있다. 기판으로는 4" 크기의 S(100)를 사용하였고, 박막을 제작하기 전에 진공 중에서 플라즈마 전처리를 하였다. 플라즈마 전처리는 Ar 가스를 150SCCM 주입시켜 5$\times$10-1 torr 의 진공도를 유지시키면서, ECR power를 700W로 고정하고, 기판 bias 전압을 -300 V로 하여 5분 동안 기판을 청정하였다. DLC 박막은 ECR power를 700W. 가스혼합비와 유량을 CH4/H2 : 10/100 SCCM, 증착시간을 2시간으로 고정하고, 기판 bias 전압을 0, -50, -75, -100, -150, -200V로 변화시켜가면서 제작하였다. 이때 ECR 소스로부터 기판까지의 거리는 150mm로 하였고, 진공도는 2$\times$10-2torr 였으며, 기판 bias 전압은 기판에 13.56 MHz의 RF power를 연결하여 RF power에 의해서 유도되는 negative DC self bias 전압을 이용하였다. 제작된 박막을 Auger electron spectroscopy, elastic recoil detection, Rutherford backscattering spectroscopy, X-ray diffraction, secondary electron microscopy, atomic force microscoy, $\alpha$-step, Raman scattering spectroscopu, Fourier transform infrared spectroscopy 및 micro hardness tester를 이용하여 기판 bias 전압이 DLC 박막의 특성에 미치는 영향을 조사하였다. 분석결과 본 연구에서 제작된 DLC 박막은 탄소와 수소만으로 구성되어 있으며, 비정질 상태임을 알 수 있었다. 기판 bias 전압의 증가에 따라 박막의 두께가 감소됨을 알 수 있었고, -150V에서는 박막이 거의 만들어지지 않았으며, -200V에서는 기판 표면이 식각되었다. 이것은 기판 bias 전압과 ECR 플라즈마에 의한 이온충돌 효과 때문으로 판단되며, 150V 이하에서는 증착되는 양보다 re-sputtering 되는 양이 더 많을 것으로 생각된다. 기판 bias 전압을 증가시킬수록 플라즈마에 의한 이온충돌 현상이 두드러져 탄소와 결합하고 있던 수소원자들이 떨어져 나가는 탈수소화 (dehydrogenation) 현상을 확인할 수 있었으며, 이것은 C-H 결합에너지가 C-C 결합이나 C=C 결합보다 약하여 수소 원자가 비교적 해리가 잘되므로 이러한 현상이 일어난다고 판단된다. 결합이 끊어진 탄소 원자들은 다른 탄소원자들과 결합하여 3차원적 cross-link를 형성시켜 나가면서 내부 압축응력을 증가시키는 것으로 알려져 있으며, hardness 시험 결과로 이것을 확인할 수 있었다. 그리고 표면거칠기는 기판 bias 전압을 증가시킬수록 더 smooth 해짐을 확인하였다.인하였다.