• 제목/요약/키워드: Planar gate

검색결과 82건 처리시간 0.015초

터널링 전계효과 트랜지스터로 구성된 3차원 적층형 집적회로에 대한 연구 (Study of monolithic 3D integrated-circuit consisting of tunneling field-effect transistors)

  • 유윤섭
    • 한국정보통신학회논문지
    • /
    • 제26권5호
    • /
    • pp.682-687
    • /
    • 2022
  • 터널링 전계효과 트랜지스터(tunneling field-effect transistor; TFET)로 적층된 3차원 적층형 집적회로(monolithic 3D integrated-circuit; M3DIC)에 대한 연구 결과를 소개한다. TFET는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 달리 소스와 드레인이 비대칭 구조이므로 대칭구조인 MOSFET의 레이아웃과 다르게 설계된다. 비대칭 구조로 인해서 다양한 인버터 구조 및 레이아웃이 가능하고, 그 중에서 최소 금속선 레이어를 가지는 단순한 인버터 구조를 제안한다. 비대칭 구조의 TFET를 순차적으로 적층한 논리 게이트인 NAND 게이트, NOR 게이트 등의 M3DIC의 구조와 레이아웃을 제안된 인버터 구조를 바탕으로 제안한다. 소자와 회로 시뮬레이터를 이용해서 제안된 M3D 논리게이트의 전압전달특성 결과를 조사하고 각 논리 게이트의 동작을 검증한다. M3D 논리 게이트 별 셀 면적은 2차원 평면의 논리게이트에 비해서 약 50% 감소된다.

PCB 다층 적층기술을 이용한 마이크로 플럭스게이트 자기 센서 (Micro fluxgate magnetic sensor using multi layer PCB process)

  • 최원열;황준식;최상언
    • 센서학회지
    • /
    • 제12권2호
    • /
    • pp.72-78
    • /
    • 2003
  • 본 논문은 마이크로 플럭스게이트 자기 센서 (micro fluxgate magnetic sensor)의 여자코일 선폭에 따른 자계 검출 특성 변화에 관한 것이다. 센서 제작을 위해 PCB 다층 적층기술을 사용하였으며, 연자성 코어를 둘러싼 여자코일 선폭을 각각 $260\;{\mu}m$$520\;{\mu}m$로 센서를 구현하였다. 센서는 모두 5층의 기판을 적층 하였으며, 가운데 (3번째)기판을 자성체 코어로, 자성체 코어 외부 (2번째와 4번째)기판을 여자코일로, 최외부 (1번째와 5번째)기판을 검출코일로 제작하였다. 연자성 코어로는 약 100,000의 큰 DC 투자율 (permeability)을 갖는 코발트 (Co)가 주성분인 아몰퍼스 재료를 사용하였으며, 자속 누설을 최소화하기 위해 사각 링 형태를 유지하였다. 솔레노이드 형태의 여자코일과 검출코일은 구리 재질로 제작되었다. $260\;{\mu}m$ 여자코일 선폭을 갖는 자기센서는 여자조건이 360 kHz, $3\;V_{p_p}$의 정현파일 경우에 780 V/T로 매우 우수한 감도를 보이고 있으며, $-100\;{\mu}T\;{\sim}\;+100\;{\mu}T$ 영역에서 매우 우수한 선형특성을 보이고 있다. 자기 센서의 크기는 $7.3\;{\times}\;5.7\;mm^2$이며, 소비전력은 약 8 mW이다. 이런 초소형 자기센서는 휴대용 네비게이션 시스템, telematics, VR 게임기 등 다양한 응용분야에 적용할 수 있다.