• 한국전자파학회논문지
• /
• 제10권3호
• /
• pp.461-470
• /
• 1999

준밀리미터파 위성통신 수신용 단말기에 사용되는 위상 배열 안테나에서 안테나 각각의 소자들에 위상차를 주기 위해 사용되는 20 GHz 대역 4-bit 디지털 위상변위기를 pin 다이오드를 이용하여 설계, 제작하였다. 180$^{\circ}$와 90$^{\circ}$위상차를 얻기 위해 링 하이브리드를 이용한 반사형 위상변위기를 설계 제작하였고, 45$^{\circ}$와 22.5$^{\circ}$위상변위기는 부하 선로형으로 설계 제작하여 가장 적은 수의 개수인 8개의 pin 다이오드를 이용하여 위상변위기를 구현할 수 있었다. 제작된 위상변위기는 중심주파수인 20GHz에서 16개의 위상 비트의 평균 위상 오차가 3$^{\circ}$, 최대 위상 오차 6.2$^{\circ}$, 그리고 평균 삽입 손실 6.92dB인 측정 결과를 나타내었다.

• 산업융합연구
• /
• 제22권2호
• /
• pp.63-71
• /
• 2024

기존 스마트폰에서 사용된 PIN과 같은 인증기법은 디스플레이 구조의 변형 또는 화면 크기의 가변성에 대한 고려가 이루어지지 않아 최근의 가변 디스플레이 기반 스마트폰에 적용될 경우 비밀정보 입력부의 축소나 확대로 발생 가능한 취약점과 같은 디스플레이 면적의 변형에 따른 사회공학 공격에 대한 취약점이 있다. 본 연구는 롤러블 및 벤더블 스마트폰과 같이 디스플레이 크기 변화에 대응하는 보안 키패드를 제안한다. 이를 위해 우선 각 기존 인증기법에서 새로운 폼팩터에 적용될 경우 발생할 수 있는 보안 문제를 분석하였으며 이에 대응하는 보안 요구사항을 도출하였다. 제안하는 보안 키패드는 롤러블 및 벤더블 스마트폰의 디스플레이 크기에 따라 입력에 적합한 간격과 크기로 키의 배열 및 배치가 변형 가능하므로 화면 크기가 작을 때 발생할 수 있는 키 입력 오류 문제를 고려하였다. 또한, 키 입력 좌표를 불규칙적으로 분산하여 사회공학 공격에 대한 입력 정보 유출 문제도 고려하였다. 제안 기법은 다양한 크기와 형태의 스마트폰에서 사용할 수 있어 기존 기법보다 더 나은 사용자 경험과 보안성을 제공한다.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.417-426
• /
• 2010

본 논문에서는 근접 거리에서 평면파를 생성할 수 있는 도파관 배열 안테나의 급전부로 활용이 가능한 6-way 전력 분배기에 대하여 기술하고 있다. 원형으로 배치된 방사 소자를 급전하기 위하여 분배기의 중앙에 SMA 커넥터의 입력 단자가 존재하고, 분배기를 둘러싼 원형의 주변에 도파관 형태의 출력 단자가 존재한다. 본 논문은 분배기의 반사 손실을 낮추기 위하여 유도성 포스트를 활용하는 방법을 제안한다. 급전 핀의 높이, 유도성 포스트의 지름, 급전 핀과 유도성 포스트간의 간격에 대한 파라미터 분석을 수행하여 최적의 분배기를 설계하였다. 모의실험과 실제 측정을 수행한 결과, 약 -40 dB의 낮은 반사 손실을 가진다. 6개의 출력 단자의 계산 및 측정된 투과량은 각각 -7.78 dB와 -8.06 dB로써, 동진폭 및 동위상의 전력 분배가 이루어짐을 확인하였다. 본 논문에서 제안한 분배기는 다수 개의 출력 단자를 갖는 분배기로 손쉽게 확장이 가능하므로 다양한 형태의 배열 안테나의 급전 구조로 활용될 수 있다.

• 제어로봇시스템학회논문지
• /
• 제21권12호
• /
• pp.1130-1135
• /
• 2015

The bond pull test is the most widely used technique for the evaluation and control of wire bond quality. The wire being tested is pulled upward until the wire or bond to the die or substrate breaks. The inspector test strength of wire by manually and it takes around 3 minutes to perform the test. In this paper, we develop a 3D vision system to measure 3D position of wire. It gives 3D position data of wire to move a hook into wires. The 3D measurement method to use here is a confocal imaging system. The conventional confocal imaging system is a spot scanning method which has a high resolution and good illumination efficiency. However, a conventional confocal systems has a disadvantage to perform XY axis scanning in order to achieve 3D data in given FOV (Field of View) through spot scanning. We propose a method to improve a parallel mode confocal system using a micro-lens and pin-hole array to remove XY scan. 2D imaging system can detect 2D location of wire and it can reduce time to measure 3D position of wire. In the experimental results, the proposed system can measure 3D position of wire with reasonable accuracy.

• 정보처리학회논문지A
• /
• 제10A권4호
• /
• pp.389-396
• /
• 2003

인피니밴드(InfiniBand) 기술은 클러스터 컴퓨팅용 고성능 시스템 연결망으로의 활용을 목적으로 컴퓨터 업계를 중심으로 활발히 개발되고 있는 차세대 시스템 연결망 기술이다. 본 논문에서는 고성능 클러스터 시스템을 위한 인피니밴드 시스템 연결망의 설계와 구현을 다루며, 특히 이중(dual) ARM9 프로세서를 기반으로 한 인피니밴드 호스트 채널 어댑터(host channel adapter HCA) 개발에 초점을 맞추어 기술한다. KinCA라는 코드명이 부여된 HCA는 클러스터 시스템의 각 호스트 노드(host node)를 하드웨어 및 소프트웨어적으로 인피니밴드 연결망에 연결한다. ARM9 프로세서 코어는 다중 처리기 구성을 위해 필요한 기능을 지원하지 않으므로, 두 개의 프로세서간 통신 및 인터럽트 메커니즘을 설계하여 Kinch 칩에 내장하였다. 일종의 SoC인 KinCA 칩은 0.18$\mu\textrm{m}$ CMOS 기술을 사용하여 564핀 BGA(Ball Grid Array) 소자로 제작되었다. KinCA는 호스트 노드에 장착되어 송신과 수신 각각에 대하여 10Gbps의 고속 대역폭을 제공함으로써 고성능 클러스터 시스템의 구현을 가능하게 해준다.

• 전자공학회논문지C
• /
• 제36C권1호
• /
• pp.59-65
• /
• 1999

MPEG-II 기반의 HDTV/DTV Encoder 구성부중 하나인 엔트로피 부호화기(entropy encoder)를 설계하였다. 설계된 엔트로피 부호화기는 생성된 비트스트림이 버퍼에 저장될 경우 버퍼의 고갈을 막기위해 제로 스터핑 블록을 첨가함으로써 9Mbps의 비트율로 출력된다. 또한, AC 계수와 DC 계수 table로 PROM이 아닌 조합회로를 사용하여 회로내부에 Critical path가 발생하지 않도록 하였다. 패커부의 경우 배럴 쉬프트 하나를 사용하여 24비트 단위로 패킹을 하도록 하였으며, 헤더정보 부호화부, 입력정보지연부, 부호화부 그리고 버퍼 제어부로 구성된다. 설계된 회로는 VHDL function 시뮬레이션을 통하여 검증하였고, 설계공정 파라미터로는 $0.8{\mu}m$ Gate Array 설계방식을 적용하여 Gate compiler로 P&R을 수행한 결과 전체 Layout의 핀 수와 Gate수는 각각 235개와 120,000개로 측정되었다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.50-60
• /
• 2023

BGA(ball grid array)는 높은 집적도와 우수한 방열 성능을 갖고 있어 널리 이용되는 방식의 패키지이다. BGA에서 솔더볼은 패키지와 PCB를 전기적으로 연결하는 중요한 역할을 하므로, 다양한 기계적 하중 하에서 솔더볼의 비탄성 변형을 이해하는 것은 반도체 패키지의 강건설계에 필수적이다. 본 연구에서는 공정 중 PCB의 휨, die와 substrate 간의 열팽창 계수 차이 등으로 인해 소성변형이 발생한 솔더볼의 초기 형상이 비탄성 변형과 파단에 미치는 영향을 유한요소 해석으로 분석하였다. 시뮬레이션 결과, shear와 bending 하중에서 tilted, hourglass 형상 모두 파단이 발생한 반면, compression 하중이 작용하는 경우는 모두 파단이 발생하지 않았다. Shear와 bending 하중에 compression이 각각 결합될 경우, 응력삼축비가 0보다 작은 값으로 유지되어 파단이 억제되었다. 또한 변형에 취약한 요소의 Lagrangian-Green 변형률 텐서를 이용해 비교한 결과, 동일한 하중 조건이라도 솔더볼의 형상에 따라 변형의 양상에 유의미한 차이가 있음을 확인하였다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권12호
• /
• pp.1554-1563
• /
• 1999

This paper presents the design of high speed processor for a sequence logic control using field programmable gate array(FPGA). The sequence logic controller is widely used for automating a variety of industrial plants. The FPGA designed by VHDL consists of program and data memory interface block, input and output block, instruction fetch and decoder block, register and ALU block, program counter block, debug control block respectively. Dedicated clock inputs in the FPGA were used for high speed execution, and also the program memory was separated from the data memory for high speed execution of the sequence instructions at 40 MHz clock. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 16 bits or 32 bits respectively. And the real time debug operation was implemented for easy debugging the designed processor. This FPGA was synthesized by pASIC 2 SpDE and Synplify-Lite synthesis tool of Quick Logic company. The final simulation for worst cases was successfully performed under a Verilog HDL simulation environment. And the FPGA programmed for an 84 pin PLCC package was applied to sequence control system with inputs and outputs of 256 points. The designed processor for the sequence logic was compared with the control system using the DSP(TM320C32-40MHz) and conventional PLC system. The designed processor for the sequence logic showed good performance.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.483-491
• /
• 2015

본 논문은 전술항법장비(Tactical Air Navigation)용 광대역 안테나에 대한 기생소자의 최적화에 대하여 연구하였다. 방위정보를 포함하는 15 Hz와 135 Hz가 합성된 방사 패턴을 생성하고, 규격 MIL-STD-291C에서 요구하는 하모닉 성분 규격을 만족하기 위하여 모터를 이용한 종전의 기계식 회전 안테나 대신 전자적으로 안테나를 회전시키기 위하여 기생소자를 원형 배열로 배치하였다. 기생소자 개수의 최적화에 대하여 전산모의실험을 수행하고, 16개의 15 Hz 기생소자와 63개의 135 Hz 기생소자로 구성된 안테나를 제작하였다. 반사기의 벡터 합성을 이용하여 스텝 수를 증가시킴으로써 하모닉 성분을 줄이고, MIL-STD-291C 규격을 만족한다.

• 한국공작기계학회논문집
• /
• 제15권4호
• /
• pp.8-14
• /
• 2006

The important function of Ball-Stop part is to operate power shift using suitable pneumatic force for vehicle with more than 5 ton when a driver changes gear. In this paper, we have applied the concept of the DFSS(Design for Six Sigma) to robust design of Ball-Stop part. First, we have found the control factors which could mainly influence the performance of the Ball-Stop part. The simulations of contact between head and detent pin was performed to evaluate effect of control factors according to DOE(Design of experiment) by using $ADAMS^{(R)}$. Finally, we have obtained optimal levels of each factors using $MINITAB^{(R)}$. Through the comparison of the result of optimized design with one of inintial design, we have verified the usefulness of DFSS method which can be applied to robust design of mechanical systems.