• 한국정밀공학회지
• /
• 제26권10호
• /
• pp.47-55
• /
• 2009

In this study, a robot foot having toes for firm stepping on uneven surface is proposed. The toes are connected to the lower leg by parallel links so that the lower leg can rotate in the rolling and pitching directions during stance phase without ankle joint. The landing performance of the foot on uneven surface was evaluated by relative comparison with that of the most common foot making point contact with the walking surface, since the test conditions considering real uneven surface could be hardly defined for its objective evaluation. Anti-slip margin(ASM) was defined in this study to express the slip resistance of a robot foot when it lands on a projection with half circular-, triangular- or rectangular cross section, assuming that uneven surface consists of projections having these kind of cross sections in different sizes. Based on the ASM analysis, the slip conditions for the two feet were experimentally confirmed. The results showed that the slip resistance of the new foot is not only higher than that of the conventional point contact type foot but also less sensitive to the surface friction coefficient.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.129-130
• /
• 2007

Self servo track writing(SSTW)은 servo track writer(STW)를 이용하지 않고 hard disk drive의 내부 VCM을 이용하여 servo track을 기록하는 방식이다. SSTW는 이전 servo track을 상대적인 reference로 하여 기록하게 되므로 초기에 발생된 error와 외부의 disturbance의 영향으로 error는 급속하게 증가된다. 이것을 radial error propagation 이라 한다. 본 논문에서는 radial error propagation을 억제하기 위한 correction signal을 설계하고 servo writing 과정에서 발생하는 disturbance의 영향을 제거하기 위하여 disturbance observer(DOB)를 add-on type으로 구성하여 tracking 제어기를 설계하였다. 또한 DOB를 적용한 경우와 유사한 gain margin, phase margin과 sensitivity function을 갖는 제어기를 설계하여 그 성능을 비교하였다. 제안된 방식은 radial error propagation을 억제 하였을 뿐만 아니라 disturbance의 최소화하여 쓰여진 track의 DC track spacing과 AC track Squeeze가 개선된 것을 모의실험을 통하여 검증하였다.

• 한국산학기술학회논문지
• /
• 제4권1호
• /
• pp.22-26
• /
• 2003

Attenuated PSM lithography 공정에서 overlay margin 확보 및 side-lobe 제거를 위해 기존의 Cr shield 방식의 단점인 복잡한 mask 제작공정과 구조를 단순화하기 위한 방법으로 scattering bar 방식을 제안하였다. Scattering bar는 Cr 보조패턴처럼 완전히 빛을 차단하는 것이 아니라 약간의 빛을 투과시켜 보강된 intensity를 상쇄하므로 side-lobe를 억제하는 방법으로 metal pattern을 생성할 때 scattering bar도 동시에 만들어 mask제작에 필요한 공정횟수를 줄이고 mask구조 역시 단순하게 한다 그리고 동시에 DOF(depth of focus)를 향상시킨다. Background clear pattern의 경우에 발생하는 side-lobe도 scattering bar를 이용하여 효율적으로 제거되었다.

• 한국정보통신학회논문지
• /
• 제8권3호
• /
• pp.517-522
• /
• 2004

본 논문에서는 마이크로웨이브 채널 환경에서 대역제한필터(BL-PSF)를 이용하는 OFDM/QPSK-DMR 시스템의 성능개선에 관한 연구를 수행하였다. 성능개선을 위해 단일적응등화기(one-tap adaptive equalizer)를 OFDM/QPSK-DMR 시스템에 적용하였으며, 단일 반송파방식의 DMR 시스템과 BER 및 특성 곡선(signature curve) 성능을 비교분석하였다. 시뮬레이션 결과 마이크로웨이브 채널 환경에서 OFDM/QPSK-DMR 시스템에 단일적응등화기를 적용한 경우, 부 반송파의 수가 16일때 단일 반송파방식의 DMR 시스템보다 2 dB 이상의 페이드 마진을 갖는다. 그리고 OFDM/QPSK-DMR 시스템의 부 반송파의 수가 많을수록 페이드 마진이 더욱 증가하여 성능이 향상 되는 것을 알 수 있었다.

• 전기전자학회논문지
• /
• 제6권1호
• /
• pp.21-29
• /
• 2002

본 논문에서는 전부 디지털 회로로 구성된 고 해상도의 DLL(Delay Locked Loop)를 제안하였다. 제안된 회로는 위상 검출기, 지연 선택 블록, 그리고 각각의 지연 체인을 가지는 Coarse, Fine 그리고 Ultra Fine 위상조정 블록의 삼 단의 형식으로 되어 있다. 첫 번째 단은 Ultra Fine 위상조정블록으로 고 해상도를 얻기 위하여 Vernier Delay Line을 사용하였다. 두 번째와 세 번째 단은 Coarse와 Fine 위상조정블록으로 각각의 단위 지연 체인을 이루는 단위 지연 소자의 해상도 만큼의 위상 제어를 하게 되며, 두 단은 상당히 비슷한 구조를 이루고 있다. 회로는 HSPICE를 이용하여 공급 전압이 3.3V인 $0.35{\mu}m$ CMOS 공정으로 시뮬레이션 되었다. 시뮬레이션 결과 회로의 해상도를 약 10ps로 높일 수 있었으며, 동작 범위는 250MHz에서 800MHz 이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.482-484
• /
• 1995

In designing three phase enclosure type EHV class gas insulated bus (GIB), it is essential to estimate the magnitude and the position where the maximum electric field strength occur. The improvement of insulation design can only be initiated after those informations have been obtained. In this paper, the calculated electric field strength for three phase GIB of HICO 362kV 63kA GIS is presented. The result shows that the designed insulator has enough margin compared with the design criteria.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.85-93
• /
• 2007

본 논문에서는 다수의 병렬 입.출력 환경을 위한 높은 노이즈 마진을 갖고 있는 LVDS I/O 회로를 소개한다. 제안된 LVDS I/O회로는 송신단과 수신단으로 구성되어 있으며 송신단 회로는 차동위상 분할기와 공통모드 피드백(common mode feedback)을 가지고 있는 출력단으로 이루어져 있다. 차동위상 분할기는 SSO(simultaneous switching output) 노이즈에 의해 공급전압이 변하더라도 안정된 듀티 싸이클(duty cycle)과 $180^{\circ}$의 위상차를 가진 두 개의 신호를 생성한다. 공통모드 피로백을 가지고 있는 출력단 회로는 공급전압의 변화에 상관없이 일정한 출력전류를 생성하고 공통모드 전압(common mode voltage)을 ${\pm}$0.1V 이내로 유지한다. LVDS 수신단 회로는 VCDA(very wide common mode input range differential amplifier)구조를 사용하여 넓은 공통 입력전압 범위를 확보하고 SSO 노이즈에 의한 공급 전압의 변화에도 안정된 듀티 싸이클(50% ${\pm}$ 3%)을 유지하여 정확한 데이터 복원이 가능하다. 본 논문에서 제안한 LVDS I/O 회로는 0.18um TSMC 라이브러리를 기본으로 하여 설계 되었으며 H-SPICE를 이용하여 시뮬레이션 하였다.

• 한국전기전자재료학회논문지
• /
• 제19권10호
• /
• pp.918-922
• /
• 2006

Chalcogenide Phase change memory has the high performance necessary for next-generation memory, because it is a nonvolatile memory with high programming speed, low programming voltage, high sensing margin, low power consumption and long cycle duration. To minimize the power consumption and the program voltage, the new composition material which shows the better phase-change properties than conventional $Ge_2Sb_2Te_5$ device has to be needed by accurate material engineering. In the present work, we investigate the basic thermal and the electrical properties due to phase-change compared with chalcogenide-based new composition $Ge_1Se_1Te_2$ material thin film and convetional $Ge_2Sb_2Te_5$ PRAM thin film. The fabricated new composition $Ge_1Se_1Te_2$ thin film exhibited a successful switching between an amorphous and a crystalline phase by applying a 950 ns -6.2 V set pulse and a 90 ns -8.2 V reset pulse. It is expected that the new composition $Ge_1Se_1Te_2$ material thin film device will be possible to applicable to overcome the Set/Reset problem for the nonvolatile memory device element of PRAM instead of conventional $Ge_2Sb_2Te_5$ device.

• 한국통신학회논문지
• /
• 제33권6A호
• /
• pp.583-591
• /
• 2008

OFDM(orthogonal frequency division multiplexing)은 PAPR(peak-to-average power ratio) 문제를 가지고 있다. 이런 PAPR 문제를 해결하는 CI/OFDM(carrier interferometry OFDM) 시스템 등이 제시되었으나, 이것은 위상 잡음이 존재할 경우 CI 위상 오프셋 불일치로 인해 ICI(inter channel interference) 문제가 발생한다. 이 논문에서는 낮은 PAPR을 유지하면서 ICI를 저감하기 위한 A-CI/OFDM(advanced-CI/OFDM)을 제안한다. 이 방식은 CI 확산 과정에서 CI 위상 코드들이 조밀하게 갖는 위상 옵셋에 마진을 줌으로써 국부 발진기에서 발생하는 위상 잡음에 대한 성능 저하를 감소시키면서, 낮은 PAPR을 유지한다. 위상 잡음에 대한 영향을 줄이기 위해 제안된 방식은 종전의 CI/OFDM보다 PAPR 성능 면에서 손실이 발생하는데, 이를 방지하기 위하여 PAPR 저감 방법 중 PTS를 이 시스템에 적용한다. 그러므로 제안한 방식은 기존의 CI/OFDM 시스템보다 위상 잡음의 영향을 저감하고 PAPR 측면에서도 이득이 있어 전체적인 BER 성능을 향상 시킨다. 시뮬레이션을 통해서 일반 OFDM과 CI/OFDM, A-CI/OFDM 시스템의 성능을 비교한다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제55권6호
• /
• pp.297-301
• /
• 2006

In the present work, we investigate the characteristics of new composition material, chalcogenide $Ge_1Se_1Te_2$ material in order to overcome the problems of conventional PRAM devices. The Tc of $Ge_1Se_1Te_2$ bulk was measured $231.503^{\circ}C$ with DSC analysis. For static DC test mode, at low voltage, two different resistances are observed. depending on the crystalline state of the phase-change resistor. In the first sweep, the as-deposited amorphous $Ge_1Se_1Te_2$ showed very high resistance. However when it reached the threshold voltage(about 11.8 V), the electrical resistance of device was drastically reduced through the formation of an electrically conducting path. The phase transition between the low conductive amorphous state and the high conductive crystal]me state was caused by the set and reset pulses respectively which fed through electrical signal. Set pulse has 4.3 V. 200 ns. then sample resistance is $80\sim100{\Omega}$. Reset pulse has 8.6 V 80 ns, then the sample resistance is $50{\sim}100K{\Omega}$. For such high resistance ratio of $R_{reset}/R_{set}$, we can expect high sensing margin reading the recorded data. We have confirmed that phase change properties of $Ge_1Se_1Te_2$ materials are closely related with the structure through the experiment of self-heating layers.