• 제목/요약/키워드: Paper-based analytical devices

검색결과 62건 처리시간 0.018초

디지털 교육매체 디자인에 관한 국외 사례 연구 (A Case Study On Digital Media Design Of Education In Foreign Countries)

  • 김정희
    • 만화애니메이션 연구
    • /
    • 통권27호
    • /
    • pp.177-198
    • /
    • 2012
  • 디지털 매체의 발달과 교육에 대한 관심은 전 세계적으로 디지털 교육디바이스의 발전을 가져왔다. 교육 선진국인 영국은 전자 칠판, 전자 책상 등 다양한 디지털 교육 매체를 활용하고 있고 일본은 Ditt 액션 플랜을 계획하여 디지털 교과서를 국가적 차원에서 투자 발전시키고 있다. 인터넷 선진국인 한국의 경우는 2007년 수학 디지털 교과서를 시작으로 과학교과서를 거쳐 2010년 영어 공교육강화 정책이 시행되면서 2011년 영어디지털 교과서가 국가 정책의 일환으로 도입 되었다. 빠르게 디지털 교육매체를 받아들이고 발전시키고 있는 과도기적 시점에서 효율적인 교육 효과와 디자인 가이드의 설립을 위하여 디지털 교육 선진국의 디지털 교과서 및 교육 매체의 적용 사례연구를 통한 장단점을 분석하여 한국 디지털 교육의 나아갈 방향을 잡는 것이 필요하다. 이에 본 연구는 LG 유럽 디자인 센터를 기반으로 디지털 교육의 선진국인 영국과, 복지 사회의 기반위에서 적극적인 디지털 교육을 이끌고 있는 스웨덴을 사례 연구 대상국으로 선정하며. FGI, 집중 관찰 분석, 설문, 휴리스틱, KJ 법을 통해 2차례로 분석하며, 현황분석은 국가적으로 막대한 투자를 받고 있는 영국을 중심으로 살펴보며, 스웨덴은 사례연구 및 설문 분석 시 포함한다. 분석 결과 대체적으로 디지털 교과서를 단독으로 사용하는 교육보다는 프린트 교과서 사용을 병행하여 각 매체의 장단점을 적절히 활용하여 수업하는 것을 선호하고 있었으며 학생 및 교사의 만족도도 높게 나타났다. 특히 교사들이 쉽게 적응할 수 있는 디지털 매체의 GUI 디자인이 요구되고 있었다. 이에 향후 디지털 교과서 디자인 기획에 있어서 타겟층(교사와 학생)의 사전 조사 및 설문 분석을 통해 사용자의 특성을 고려한 디지털교육 매체만을 위한 디자인 기획을 해야 한다. 본 연구결과는 디지털 해외 선진국의 사례를 파악하여 국내 디지털 교육산업에 기초 자료로 활용하는데 의의가 있다.

정확한 기생 성분을 고려한 ITRS roadmap 기반 FinFET 공정 노드별 회로 성능 예측 (Circuit Performance Prediction of Scaled FinFET Following ITRS Roadmap based on Accurate Parasitic Compact Model)

  • 최경근;권기원;김소영
    • 전자공학회논문지
    • /
    • 제52권10호
    • /
    • pp.33-46
    • /
    • 2015
  • 본 논문에서는 ITRS(International Technology Roadmap for Semiconductors)를 따라 스케일 다운된 FinFET 소자의 디지털 및 아날로그 회로의 성능을 예측했다. 회로 성능의 정확한 예측을 위해 기생 커패시턴스와 기생 저항 모델을 개발해 3D Technology CAD 해석 결과와 비교해 오차를 2 % 미만으로 달성했다. 기생 커패시턴스 모델은 conformal mapping 방식을 기반으로 모델링 되었으며, 기생 저항 모델은 BSIM-CMG에 내장된 기생 저항 모델을 핀 확장 영역 구조 변수($L_{ext}$) 변화에 따른 기생 저항 성분 변화를 반영 할 수 있도록 개선했다. 또한, 공정 단위 변화에 대해 소자의 전압전류의 DC 특성을 반영하기 위해 BSIM-CMG 모델의 DC 피팅을 진행하는 알고리즘을 개발했다. BSIM-CMG에 내장된 기생 모델을 본 연구에서 개발한 저항과 커패시턴스 모델로 대체해 압축 모델 내부에 구현하여, SPICE 시뮬레이션을 통해 스케일 다운된 FinFET 소자의 $f_T$, $f_{MAX}$, 그리고 링 오실레이터와 공통 소스 증폭기의 기생 성분으로 인한 특성변화를 분석했다. 정확한 기생 성분 모델을 적용해 5 nm FinFET 소자까지 회로 특성을 정량적으로 제시했다. 공정 단위가 감소함에 따라 소자의 DC 특성이 개선될 뿐만 아니라 기생 성분의 영향이 감소하여, 회로 특성이 향상됨을 예측했다.