• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.543-556
• /
• 2009

최근 NAND 플래시메모리를 모바일시스템의 파일저장용 뿐 아니라 가상메모리의 스왑장치용으로 사용하려는 시도가 늘고 있다. 가상메모리의 페이지 참조는 시간지역성이 지배적이어서 LRU 및 이를 근사시킨 CLOCK 알고리즘이 널리 사용된다. 한편, NAND 플래시메모리는 읽기 연산에 비해 쓰기 연산의 비용이 높아 이를 고려한 페이지 교체 알고리즘이 필요하다. 본 논문에서는 가살메모리의 읽기/쓰기 참조 패턴을 독립적으로 분석하여 시간지역성이 강한 읽기 참조와 달리 쓰기 참조의 경우 시간지역성의 순위 역전 현상이 발생함을 발견하였다. 이에 근거하여 본 논문은 쓰기의 재참조 성향 예측을 위해 시간지역성뿐 아니라 쓰기 연산의 빈도를 함께 고려하는 페이지 교체 알고리즘을 제안한다. 새로운 알고리즘은 연산별 I/O 비용을 고려해서 메모리 공간을 읽기 연산과 쓰기 연산에 독립적으로 할당하고 참조 패턴의 변화에 적응해 할당 공간을 동적으로 변화시킨다. 알고리즘의 시간 오버헤드가 매우 적어 가상메모리 시스템에서 사용될 최적의 조건을 갖추고 있으며 파라미터 설정이 필요 없음에도 CLOCK, CAR, CFLRU 알고리즘에 비해 20-66% 정도의 I/O 성능을 향상시킴을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.282-283
• /
• 2012

가상메모리 시스템에서 페이지 부재(page fault)를 최소화하기 위해서는 미래에 사용될 페이지를 미리 예측하는 것이 중요하다. 미래에 사용될 페이지는 이미 입력된 페이지들의 패턴 분석을 통해 예측 가능하며 이를 통해 시스템 성능을 최대화 할 수 있는 페이지 교체 정책(page replacement policy)에 대한 연구가 필요하다. 본 논문에서는 동일한 교체 우선권을 가지는 페이지들 간의 예측 적중률을 높이기 위하여 기존의 NUR(not used recently) 정책에 참조횟수 비트를 추가하여 우선 순위를 판단하는 방법을 제안한다. 제안하는 정책은 C 언어를 기반으로 모델링 되었으며 시뮬레이션 결과 페이지 프레임의 크기와 무관하게 기존의 정책들에 비해 성능이 향상됨을 확인하였다.

• 대한임베디드공학회논문지
• /
• 제12권3호
• /
• pp.169-176
• /
• 2017

To replace conventional DRAM, many researches have been done on nonvolatile memories. The DRAM&PCM hybrid memory is one of the effective structure because it can utilize an advantage of DRAM and PCM. However, in order to use this characteristics, pages can be replaced frequently between DRAM and PCM. Therefore, PCM still has major problem that has write-limits. Therefore, it needs an effective page management method for exploiting each memory characteristics dynamically and adaptively. So we aim reducing an average access time and write count of PCM by utilizing two locality for an effective page replacement. We proposed a page selection algorithm which is recently requested to write in DRAM and an algorithm witch uses two locality in PCM. According to our simulation, the proposed algorithm for the DRAM&PCM hybrid can reduce the PCM write count by around 22% and the average access time by 31% given the same PCM size, compared with CLOCK-DWF algorithm.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.777-778
• /
• 2006

In this thesis, we design and implement a Flash Cache Core Module (FCCM) which operates on the YAFFS NAND flash memory. The FCCM applies memory replacement policy and prefetching policy based on the page reference pattern of applications. Also, implement the Clean-First memory replacement technique considering the characteristics of flash memory. In this method the decision is made according to page hit to apply prefetched waiting area. The FCCM decrease I/O hit frequency up to 37%, Compared with the linux cache and prefetching policy. Also, it operated using less memory for prefetching(maximum 24% and average 16%) compared with the linux kernel.

• Journal of Computing Science and Engineering
• /
• 제8권3호
• /
• pp.157-172
• /
• 2014

Contemporary embedded systems often use NAND flash memory instead of hard disks as their swap space of virtual memory. Since the read/write characteristics of NAND flash memory are very different from those of hard disks, an efficient page replacement algorithm is needed for this environment. Our analysis shows that temporal locality is dominant in virtual memory references but that is not the case for write references, when the read and write references are monitored separately. Based on this observation, we present a new page replacement algorithm that uses different strategies for read and write operations in predicting the re-reference likelihood of pages. For read operations, only temporal locality is used; but for write operations, both write frequency and temporal locality are used. The algorithm logically partitions the memory space into read and write areas to keep track of their reference patterns precisely, and then dynamically adjusts their size based on their reference patterns and I/O costs. Without requiring any external parameter to tune, the proposed algorithm outperforms CLOCK, CAR, and CFLRU by 20%-66%. It also supports optimized implementations for virtual memory systems.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권9호
• /
• pp.634-641
• /
• 2006

플래시 메모리는 비휘발성이며 빠른 I/O 처리 속도와 같은 많은 장점들이 있으나, in-placeupdate가 불가능하고 읽기/쓰기/지우기 작업의 속도가 다르다는 단점을 지니고 있다. 버퍼 캐시를 통해 플래시 메모리 기반 저장장치의 성능을 향상시키기 위해서는 수행 속도가 느림은 물론 지우기 작업의 수행 횟수에 직접적인 영향을 끼치는 쓰기 작업의 횟수를 줄이는 알고리즘이 필요하다. 본 논문에서는 기존의 LRU 버퍼교체 정책에 not-cold-dirty-page에 대한 교체를 지연하는 알고리즘을 적용한 새로운 버퍼교체 정책(LRU-Dirty Page Later-Cold Detection, 이하 LRU-DPL-CD)을 제시하고 성능을 분석한다. 트레이스 기반 시뮬레이션 실험에서 LRU-DPL-CD는 버퍼 적중률의 큰 감소 없이 쓰기 작업과 지우기 작업의 횟수를 감소시켰으며, 그 결과 전체 플래시 메모리의 I/O 수행속도가 증가하는 결과를 보였다.

• 한국멀티미디어학회논문지
• /
• 제10권5호
• /
• pp.583-593
• /
• 2007

본 논문에서는 플래시 메모리 기반의 가상 메모리 시스템에서 페이지 부재를 처리하는 과정에 있어서 플래시 메모리에 대한 삭제연산을 줄여 시스템에서의 전력 소모를 줄일 수 있고 플래시 메모리를 균등하게 사용함으로써 플래시 메모리의 마모도 평준화 정도를 좋게 할 수 있는 CFLRU/C, CFLRU/E, DL-CFLRU/E 페이지 교체 알고리즘을 연구하였다. 제안한 기법은 메인 메모리의 페이지를 클린 페이지와 더티 페이지로 구분하고 가장 오랫동안 사용되지 않았던 페이지들 중에서 클린 페이지를 빅팀으로 선택한다. 이때, 클린 페이지가 없다면 CFLRU/C 기법은 정해진 윈도우 내에서 참조 횟수가 가장 적은 더티 페이지를 빅팀으로 선택하고, CFLRU/E 기법은 페이지가 속한 블록의 삭제 연산 횟수가 적은 더티 페이지를 빅팀으로 선택한다. DL-CFLRU/E 기법은 클린 페이지 리스트와 더티 페이지 리스트를 따로 관리하며 페이지 부재가 발생할 때 우선 클린 페이지 리스트에서 클린 페이지를 선택하며, 클린 페이지 리스트가 빈 경우, 더티 페이지 리스트에서 블록 삭제 연산 횟수가 적은 페이지를 선택한다. 본 논문에서는 시뮬레이션을 통해서 제안한 기법이 기존 기법들(LRU, CFLRU)보다 플래시 메모리의 삭제 연산을 줄일 수 있었고, 마모도 평준화 정도를 향상시킬 수 있음을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.238-241
• /
• 2002

With the popularity of utilization of the Internet among people, the amount of data in the network rapidly increased. So that, the fall of response time from WWW server, which is caused by the network traffic and the burden on m server, has become more of an issue. This problem is encouraged the rearch by redundancy of requesting the same pages by many people, even though they browse the same the ones. To reduce these redundancy, WWW cache server is used commonly in order to store m page data and reuse them. However, the technical uses of WWW cache that different from CPU and Disk cache, is known for its difficulty of improving the cache hit rate. Consecuently, it is difficult to choose effective WWW data to be stored from all data flowing through the WWW cache server. On the other hand, there are room for improvement in commonly used cache replacement algorithms by WWW cache server. In our study, we try to realize a WWW cache server that stresses on the improvement of the stresses of response time. To this end, we propose the new cache replacement algorithm by focusing on the utilizable information of network distance from the WWW cache server to WWW server that possessing the page data of the user requesting.

• 대한임베디드공학회논문지
• /
• 제11권2호
• /
• pp.117-123
• /
• 2016

In general, PCM (Phase Change Memory) is unsuitable as a main memory because it has limitations: high read/write latency and low endurance. However, the DRAM&PCM hybrid memory with the same level is one of the effective structures for a next generation main memory because it can utilize an advantage of both DRAM and PCM. Therefore, it needs an effective page management method for exploiting each memory characteristics dynamically and adaptively. So we aim reducing an access time and write count of PCM by using an effective page replacement. According to our simulation, the proposed algorithm for the DRAM&PCM hybrid can reduce the PCM access count by around 60% and the PCM write count by 42% given the same PCM size, compared with Clock-DWF algorithm.

• 한국컴퓨터정보학회논문지
• /
• 제28권8호
• /
• pp.1-10
• /
• 2023

최근, 낸드 플래시 메모리는 비휘발성, 높은 집적도, 높은 내구성으로 인하여 다양한 컴퓨터 시스템에서 자기 디스크를 대체하고 있지만 연산 처리 속도 불균형 및 수명 제한과 같은 한계를 가진다. 따라서 낸드 플래시 메모리의 단점을 극복하고자 디스크 버퍼 관리정책들이 연구되고 있다. 비록 이러한 관리정책들이 다양한 작업 환경과 응용 프로그램의 실행 특성을 반영하는 것은 명확하나, 이들을 위한 기초 관리 정책 결정 방식에 대한 연구는 그에 비하면 미흡하다. 본 논문에서는 낸드 플래시 메모리를 효율적으로 활용하기 위한 기초 관리정책 제안 모델인 FRM을 소개한다. FRM은 워크로드를 다양한 특성에 따라 분석하고 낸드 플래시 메모리가 가지는 특성들과 조합하는 모델로, 이를 통해 작업 환경에 가장 알맞은 기초 관리 정책을 제시한다. 결과적으로 제안하는 모델은 학습 데이터와 검증 데이터에 대해 Accuracy와 Weighted Average 측면에서 각각 92.85%와 88.97%의 기초 관리정책 예측 정확도를 보여주었다.