• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.447-447
• /
• 2010

일찍이 $SiO_2$ (Silicon dioxide) 박막은 다양한 분야에서 유전층, 부식 방지층, passivation층 등의 역할을 해왔다. 그리고 이러한 박막 공정은 대부분 진공의 환경에서 그 공정이 이루어지고 있다. 하지만 이러한 진공 system은 chamber, loadlock 그리고 펌프 등의 다양한 진공장비로 인한 생산 비용 증가, 공정의 복잡성뿐만 아니라 공정의 대면적화에 어려움을 지니고 있다. 그리고 최근 flexible display의 제조 공정에서 polymer 혹은 plastic 기판을 제조 공정에 적용시키기 위해 저온 공정이 필수적으로 요구 되고 있다. 이러한 기술적 한계를 뛰어 넘기 위해 최근 많은 연구가들은 atmospheric pressure plasma enhanced chemical vapor deposition (AP-PECVD)에 대해 지속적으로 다양한 연구를 하고 있다. 본 연구에서는 remote-type의 modified pin-to-plate dielectric barrier discharge (DBD) 시스템을 이용한 $SiO_2$ 무기 박막 증착에 관해 연구하였다. $O_2$/He/Ar의 gas와 5 kV AC power (30 kHz)의 전원장치를 통해 고밀도 대기압 플라즈마를 발생시켰고, silicon precursor로는 hexamethyldisilazane (HMSD)를 사용하였다. 먼저 HMDS와 $O_2$ gas의 flow rate 변화에 따른 증착률을 조사하였고 그 다음으로 박막의 조성 및 표면 특성을 조사하였다. HMDS의 유량이 100 ~ 300 sccm으로 증가함에 따라 증착속도는 증가했다. 하지만 FT-IR을 통해 HMDS의 유량이 증가하면 반응에 참여할 산소 분자의 부족으로 인해 $-(CH_3)_X$의 peak intensity가 증가하고, -OH의 peak intensity가 점차 감소함을 관찰 할 수 있었다. 또한 증착된 박막의 표면에 particle과 불균일한 surface morphology 등을 SEM image를 통해 관찰 하였다. 산소 유량이 탄소와 관련된 많은 불순물들의 제거에 도움이 됨에도 불구하고 14 slm 이상의 산소가 반응기 내로 주입되게 되면 대기압 플라즈마의 discharge가 불안정하게 되어 공정효율을 저하시키는 요소가 되었다. 결과적으로 HMDS (150 sccm)/$O_2$ (14 slm)/He (5 slm)/Ar (3 slm)의 조건에서 약 42.7 nm/min 증착률을 가지며, 불순물이 적고 surface morphology가 깨끗한 $SiO_2$ 박막을 증착할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.129-129
• /
• 2011

냉음극 변압기 전원 소스를 이용하여 저진공에서 플라즈마를 발생시키는 시스템을 개발하였다. 또한 이 장치를 이용하여 도핑된 산화막 증착 기술을 연구하였다. 이 때 도핑 전구체는 액체 소스였으며 이를 기화시켜 사용하였다. 특히 p 타입이 도핑된 이산화규소 박막 증착을 상온에서 실시하였다. 공정 압력은 400~1,000 mT였으며, 전압은 약 1,100~2,100 V 범위에서 조절하였다. 증착된 박막은 박막 두께와 홀 측정을 실시하였다. 홀 측정을 위한 인듐 금속 접합을 400 C에서 실시하였다. 결과를 요약하면, 플라즈마 공정 압력이 400에서 1,000 mTorr로 증가함에 따라 박막 증착 속도는 약 240~440 ${\AA}$/min이었다. 또한 증착된 p-SiO2의 벌크 농도는 같은 압력 증가에 따라 약 $1.2{\times}10^{19}$에서 $6.5{\times}10^{18}/cm^3$으로 절반 정도 감소하였다. 그에 따라 도핑된 산화막의 비저항은 $~1.4{\times}10^{-3}$에서 $2.5{\times}10^{-3}{\Omega}{\cdot}cm$로 증가하였다. 홀 이동도는 약 380~400 $cm^2/V{\cdot}s$를 유지하였다. 또한 전압이 1,100 에서 2,100 V로 증가함에 따라 산화막의 증착 속도는 약 330에서 410 ${\AA}$/min으로 증가하였다. 그러나 전압이 증가해도 벌크 농도는 약 8,9~$6.6{\times}10^{18}/cm^3$의 범위였다. 보다 자세한 결과는 발표를 통해 설명할 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1238_1239
• /
• 2009

본 논문에서는 ELA poly-Si TFT보다 뛰어난 균일도를 갖고, a-Si:H TFT보다 전기적 안정도가 우수한 PMOS SPC-Si TFT의 특성을 연구하였다. SPC-Si의 계면 특성을 향상 시키기 위해 $SiO_2$ 게이트 절연막을 증착하기 전에 Solid Phase Crystalline 실리콘(SPC-Si) 채널 영역에 다양한 H2 플라즈마 처리를 해주었다. PECVD를 이용하여 100W에서 H2 플라즈마 처리를 5분 해주었을 때 SPC-Si TFT의 전기적 특성이 향상되는 것을 볼 수 있는데, $V_{TH}$가 약 -3.91V, field effect mobility가 $22.68cm^2$/Vs, 그리고 Subthreshold swing이 0.64 정도를 보였다. 또한 소자에 Hot carrier stress($V_{GS}$=14.91V, $V_{DS}$=-15V, for 2,000sec)를 주었을 때도 전기적 특성이 변하지 않았으며, 일정한 bias stress($V_{GS}$=-15V, $V_{DS}$=-10V, for 2,000sec)를 가하였을 때도 $V_{TH}$가 증가하지 않았다. 이러한 결과를 통해 SPC-Si가 poly-Si TFT보다 더욱 안정함을 알 수 있었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.59.1-59.1
• /
• 2010

Aluminum-induced crystallization (AIC) of amorphous silicon (a-Si) is studied with the structure of a glass/Al/$SiO_2$/a-Si, in which the $SiO_2$ layer has micron-sized laser holes in the stack. An oxide layer between aluminum and a-Si thin films plays a significant role in the metal-induced crystallization (MIC) process determining the properties such as grain size and preferential orientation. In our case, the crystallization of a-Si is carried out only through the key hole because the $SiO_2$ layer is substantially thick enough to prevent a-Si from contacting aluminum. The crystal growth is successfully realized toward the only vertical direction, resulting a crystalline silicon grain with a size of $3{\sim}4{\mu}m$ under the hole. Lateral growth seems to be not occurred. For the AIC experiment, the glass/Al/$SiO_2$/a-Si stacks were prepared where an Al layer was deposited on glass substrate by DC sputter, $SiO_2$ and a-Si films by PECVD method, respectively. Prior to the a-Si deposition, a $30{\times}30$ micron-sized hole array with a diameter of $1{\sim}2{\mu}m$ was fabricated utilizing the femtosecond laser pulses to induce the AIC process through the key holes and the prepared workpieces were annealed in a thermal chamber for 2 hours. After heat treatment, the surface morphology, grain size, and crystal orientation of the polycrystalline silicon (pc-Si) film were evaluated by scanning electron microscope, transmission electron microscope, and energy dispersive spectrometer. In conclusion, we observed that the vertical crystal growth was occurred in the case of the crystallization of a-Si with aluminum by the MIC process in a small area. The pc-Si grain grew under the key hole up to a size of $3{\sim}4{\mu}m$ with the workpiece.

• 한국전기전자재료학회논문지
• /
• 제22권1호
• /
• pp.41-46
• /
• 2009

The low dielectric SiOCH films were deposited on p-type Si(100) substrates through the dissociation of BTMSM $(((CH_3)_3Si)_2CH_2)$ precursors with oxygen gas by using PECVD method. BTMSM precursor was introduced with the flow rates from 42 to 60 sccm by 2 sccm step into reaction chamber but with the constant flow rate of 60 sccm $O_2$. SiOCH thin films were annealed at $450^{\circ}C$ for 30 minutes. The electrical property of SiOCH thin films was studied by MIS, Al/SiOCH/p-Si(100), structure. Annealed samples showed large reduction of the maximum capacitance yielding low dielectric constant owing to reductions of surface charge density. After exposure at room temperature and atmospheric pressure, dielectric constant of SiOCH films was totally increased. However, annealed SiOCH thin films were more stable than as-deposited SiOCH thin films for natural oxidation.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.406-406
• /
• 2011

최근 결정질 실리콘 태양전지 분야에서는 태양전지의 Voc와 Isc의 증가를 통한 효율 향상을 목적으로 후면 passivation 박막에 대한 연구가 활발하게 진행되고 있다. Local-Back Contact Cell은 최적화된 후면 passivation 박막을 이용한 태양전지 제조방법이다. 본 연구에서는 고효율의 LBC 태양전지 개발을 위해 Rapid Thermal Oxide(RTO)를 이용한 후면 passivation 박막에 screen printing을 이용한 point contact 구조의 LBC 태양전지를 제작하고 그 특성을 분석하였다. 본 연구에 사용된 RTO 박막은 O2와 N2, 2L/min의 조건에서 $850^{\circ}C$에서 3분 동안 열처리하여 성장시켰다. 이렇게 성장된 박막은 3nm의 두께로 형성되어 passivation 효과를 나타내었으며, carrier lifetime 측정 결과 37.8us의 값을 나타냈다. 전면 ARC형성을 위해 RTO 박막 위에 PECVD를 이용하여 SiNx passivation 처리를 하였고, 그 결과 carrier lifetime은 49.1us까지 향상하였다. 후면의 전극 형성을 위해 screen printing 방법으로 Al point contact을 형성하여 local 한 BSF를 형성 시켰으며, 이후 후면 전극 연결을 위한 방법으로 300nm의 두께로 full Al evaporation 공정을 진행 하였다. 결과적으로 RTO 후면 passivation 박막에 Al point contact 형성을 통해 제작된 태양전지는, Suns-Voc 579mV, FF 82.3%, 16.7%의 효율을 달성하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권2호
• /
• pp.131-135
• /
• 2005

The effect of different surface passivation films on blue or green (465-505 nm) InGaN/GaN multi-quantum well light-emitting diodes (LEDs) die were examined. $SiO_2$ or $SiN_x$ deposited by plasma enhanced chemical vapor deposition, or $Sc_2O_3$ or MgO deposited by rf plasma enhanced molecular beam epitaxy all show excellent passivation qualities. The forward current-voltage (I-V) characteristics were all independent of the passivation film used, even though the MBE-deposited films have lower interface state densities ($3-5{\times}10^{12}\;eV^{-1}\;cm^{-2}$) compared to the PECVD films (${\sim}10^{12}\;eV^{-1}\;cm^{-2}$), The reverse I-V characteristics showed more variation, hut there was no systematic difference for any of the passivation films, The results suggest that simple PECVD processes are effective for providing robust surface protection for InGaN/GaN LEDs.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 제5회 영호남 학술대회 논문집
• /
• pp.59-62
• /
• 2003

Our Zn diffusion into n-type $GaAs_{0.60}P_{0.40}$ used ampoule-tube method to increase IV. N-type epitaxial wafers were preferred by $H_2SO_4$-based pre-treatment. $SiO_2$ thin film was deposited by PECVD for some wafers. Diffusion times and diffusion temperatures respectability are 1, 2, 3 hr and 775, $805^{\circ}C$. LED chips were fabricated by the diffused wafers at Fab. The peak wavelength of all chips showed about 625~650 nm and red color. The highest IV is about 270 mcd at the diffusion condition of $775^{\circ}C$, 3h for the wafers which didn't deposit $SiO_2$ thin films. Also, the longer diffusion time is the higher IV for the wafers which deposit $SiO_2$ thin films.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
• /
• pp.510-513
• /
• 2003

Our Zn diffusion into n-type $GaAs_{0.40}P_{0.60}$ used ampoule-tube method to increase IV. N-type epitaxial wafers were preferred by $H_2SO_4$-based pre-treatment. $SiO_2$ thin film was deposited by PECVD for some wafers. Diffusion times and diffusion temperatures respectability are 1, 2, 3 hr and 775, $805^{\circ}C$. LED chips were fabricated by the diffused wafers at Fab. The peak wavelength of all chips showed about $625{\sim}650\;nm$ and red color. The highest IV is about 270 mcd at the diffusion condition of $775^{\circ}C$, 3h for the wafers which didn't deposit $SiO_2$ thin films. Also, the longer diffusion time is the higher IV for the wafers which deposit $SiO_2$ thin films.

• 한국전기전자재료학회논문지
• /
• 제16권12S호
• /
• pp.1175-1180
• /
• 2003

Transformer Coupled Plasma Chemical Vapor Deposited (TCP-CVD) silicon nitride (SiNx) is widely used as a gate dielectric material for thin film transistors (TFT). This paper reports the SiNx films, grown by TCP-CVD at the low temperature (30$0^{\circ}C$). Experimental investigations were carried out for the optimization o(SiNx film as a function of $N_2$/SiH$_4$ flow ratio varying ,3 to 50 keeping rf power of 200 W, This paper presents the dielectric studies of SiNx gate in terms of deposition rate, hydrogen content, etch rate and leakage current density characteristics lot the thin film transistor applications. And also, this work investigated means to decrease the leakage current of SiNx film by employing $N_2$ plasma treatment. The insulator layers were prepared by two step process; the $N_2$ plasma treatment and then PECVD SiNx deposition with SiH$_4$, $N_2$gases.