• 제목/요약/키워드: Output Inductor

검색결과 483건 처리시간 0.022초

2 GHz 선형 위상 천이 특성을 갖는 소형 아날로그 위상천이기 (A 2 GHz Compact Analog Phase Shifter with a Linear Phase-Tune Characteristic)

  • 오현석;최재홍;정해창;허윤성;염경환
    • 한국전자파학회논문지
    • /
    • 제22권1호
    • /
    • pp.114-124
    • /
    • 2011
  • 본 논문에서는 2 GHz 선형 위상 천이 특성을 갖는 위상천이기를 설계 및 제작하여 보였다. 소형의 위상 천이기 구현을 위해 집중소자로 구성된 전통과 회로망(all pass network)을 기반으로 위상천이기를 구성하고, 박막세라믹 공정을 이용하여 제작하였다. 또한, 선형의 위상 천이 특성을 얻기 위해 버랙터(varactor) 다이오드에 직렬 커패시터를 연결하여, 전압에 대한 커패시턴스를 선형화함으로써 비선형성을 개선하였다. 전통과 회로망에 나타나는 인덕터는 스파이럴 인덕터로 구현하고, 이를 다이오드 바이어스 회로에 활용하여 $4\;mm{\times}4\;mm$ 면적을 가지는 소형 위상천이기를 구성할 수 있었다. 또한, 온-웨이퍼(on wafer)로 측정을 위해 입출력은 CPW(Coplanar Waveguide) 형상으로 구현하였으며, 제작된 위상천이기는 버랙터 조정 전압 0~5 V에 대하여, 2 GHz에서 삽입 손실은 약 4.2~4.7 dB, 위상 변화량은 약 $79^{\circ}$였으며, 예상한대로 선형 위상 천이 특성을 보였다.

소형 IF 발룬이 내장된 MMIC 이중 평형 저항성 혼합기 (An MMIC Doubly Balanced Resistive Mixer with a Compact IF Balun)

  • 정진철;염인복;염경환
    • 한국전자파학회논문지
    • /
    • 제19권12호
    • /
    • pp.1350-1359
    • /
    • 2008
  • 본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 이중 평형 저항성 혼합기를 개발하였다. 본 혼합기에는 LO, RF, IF 등의 3개의 발룬이 포함된다. $8{\sim}20\;GHz$ 범위에서 동작하는 LO와 RF 발룬은 Marchand 발룬으로 구현하였다. 칩 크기를 줄이기 위해 구부려진 다중 결합 선로를 이용하였고, 이로 인해 발생하는 모드 위상 속도 차이를 보상하기 위해 인덕터 선로를 삽입하였다. IF 발룬은 DC 결합 차동 증폭기로 구현하였다. $0.3{\times}0.5\;mm^2$ 크기를 가진 IF 발룬의 측정 결과, DC에서 7 GHz 주파수 범위에서 크기와 위상의 오차가 각각 1 dB와 $5^{\circ}$ 이내의 결과를 보였다. 개발된 $1.7{\times}1.8\;mm^2$ 크기의 이중 평형 저항성 혼합기의 측정 결과, 동작 주파수 범위에서 16dBm LO 입력 전력에 대해 삽입 손실이 $5{\sim}11\;dB$이고, 출력 OIP3가 $10{\sim}15\;dBm$인 결과를 보였다.

커패시터 멀티플라이어를 갖는 CCM/DCM 이중모드 DC-DC 벅 컨버터의 설계 (Design of a CCM/DCM dual mode DC-DC Buck Converter with Capacitor Multiplier)

  • 최진웅;송한정
    • 한국산학기술학회논문지
    • /
    • 제17권9호
    • /
    • pp.21-26
    • /
    • 2016
  • 본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.