• 한국전자파학회논문지
• /
• 제10권2호
• /
• pp.291-301
• /
• 1999

원하는 역산란 패턴을 만족시키는 일차원 비선형 분포함수를 합성하는 방법을 제안하였다. 이 방법은 일차 원 역산란 문제로부터 유도된 Riccati 방정식의 해의 역변환에 기본을 두고 있다. 그 해는 collinear 배열 안테 나에서의 배열인자 혹은 정규화된 공간인자와 유사한 형태를 가지므로 연관된 비선형 분포함수를 구하기 위 해 line-source 법에 입각한 패턴 합성법을 사용하였다. 이 과정들은 최적화 기법에 의해 수행되며, 분산특성 을 갖는 매질내에서 임의의 전송선로를 특정 주파수 대역내에서 합성하는 예와 저항성 스트립의 산란패턴 제어 등의 예로부터 제안한 방법의 타당성을 수치적으로 입증하였다.

• 대한전자공학회논문지
• /
• 제21권4호
• /
• pp.13-16
• /
• 1984

본 논문에서는 NAND 또는 NOR 게이트와 같은 기본 셀로 구성되는 1차원 MOS LSI의 칩 면적을 최소화하기 위한 레이아웃 알고리즘을 제안하고 있다. 배열하고자 하는 MOS 게이트들의 최좌측단과 최우측단에 입·출력 신호선을 표시하는 가상 게이트를 각각 설정하여 각 게이트 통과선 수를 최소화함으로써 수평 트랙 수를 최소로 하는 휴리스틱 알고리즘을 제안하고 실제의 논리회로를 택하여 프로그램 실험을 행함으로써 본 논문에서 제안한 알고리즘이 유용함을 보였다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2008년도 추계학술대회B
• /
• pp.2011-2016
• /
• 2008

A new method is presented for developing a simulation program which can analyze the heat transfer characteristics of fin-tube heat exchanger. This method is able to describe several types of refrigerant circuit arrangement. The delivery path of air and refrigerant properties is simplified by transforming three-dimensional array into one-dimensional array. By comparing simulated results with experiment results, the deviation was 8.2%. Several fin-tube heat exchangers of different design factors and operating conditions were simulated using this program. It was shown that this program could be used for designing practical fin-tube heat exchangers.

• 설비공학논문집
• /
• 제20권12호
• /
• pp.833-843
• /
• 2008

A new method is presented for developing a simulation program which can analyze the heat transfer characteristics of fin-tube heat exchanger. This method is able to describe several types of refrigerant circuit arrangement. The delivery path of air and refrigerant properties is simplified by transforming three-dimensional array into one-dimensional array. By comparing simulated results with experiment results, the deviation was 8.2%. Several fin-tube heat exchangers of different design factors and operating conditions were simulated using this program. It was shown that this program could be used for designing practical fin-tube heat exchangers.

• Journal of Information Display
• /
• 제13권2호
• /
• pp.55-59
• /
• 2012

In this paper, a concept of an integrated elastomer substrate for a three-dimensional (3D) liquid crystal display based on the integral-imaging method is presented. The elemental lens array and columnar spacers were integrated into one of the two substrates, an elastomer substrate, through an imprinting process. The integrated elastomer substrate was capable of maintaining the uniform liquid crystal (LC) cell gap and promoting homeotropic LC alignment without any surface treatment. The monolithic approach reported herein will provide a key component for 3D displays with enhanced portability through a more than 40% weight reduction compared with the conventional integral-imaging method.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 추계학술발표대회 및
• /
• pp.96.2-96.2
• /
• 2007

• 한국음향학회지
• /
• 제22권3호
• /
• pp.208-216
• /
• 2003

의료 진단용으로 널리 사용되는 1차원 배열형 압전 초음파 변환기는 소자들간의 음향 간섭에 의해 성능이 저하된다. 본 연구에서는 기존의 커프로 효과를 볼 수 없는 변환기 표면을 따라 전파하는 음파로 인한 간섭을 감소하기 위해 음향 벽 설치를 제안하고, 유한 요소 해석법을 이용하여 convex 1차원 배열형 압전 초음파 변환기에 설치한 음향 벽의 형상. 크기 및 재질에 따른 음향 간섭 수준을 분석하였다. 시뮬레이션 결과는 소자들간의 음향 간섭을 최소화하는 초음파 변환기의 최적화 설계를 위해 매우 유용한 정보로 사용될 것으로 기대된다.

• 전기전자학회논문지
• /
• 제26권1호
• /
• pp.129-132
• /
• 2022

본 논문에서는 위상배열안테나의 부엽레벨을 최소화할 수 있는 부배열 시스템 구조의 최적화에 관한 기술을 제안하였다. 제안된 배열안테나 구조의 최적화는 6개의 육각배열을 한 개의 부배열과 육각 부배열의 육각형 배열 구조를 이용하여, 부배열의 배열간격과 부배열 사이의 배열 간격을 조절하여, 전체 위상배열안테나 시스템의 방사패턴을 최적화하였다. 제안된 기술은 2차원 평명배열안테나 시스템에 비하여, 24.3 dBi의 이득과 8.46도의 반치각은 변화없이 유지하며, 오직 x축과 y축 방향으로 각각 -3.4 dB와 -6.5 dB를 감소시켰다.

• 대한전자공학회논문지
• /
• 제25권9호
• /
• pp.1115-1124
• /
• 1988

A two-dimensional systolic array for fast Fourier transform, which has a regular and recursive VLSI architecture is presented. The array is constructed with identical processing elements (PE) in mesh type, and due to its modularity, it can be expanded to an arbitrary size. A processing element consists of two data routing units, a butterfly arithmetic unit and a simple control unit. The array computes FFT through three procedures` I/O pipelining, data shuffling and butterfly arithmetic. By utilizing parallelism, pipelining and local communication geometry during data movement, the two-dimensional systolic array eliminates global and irregular commutation problems, which have been a limiting factor in VLSI implementation of FFT processor. The systolic array executes a half butterfly arithmetic based on a distributed arithmetic that can carry out multiplication with only adders. Also, the systolic array provides 100% PE activity, i.e., none of the PEs are idle at any time. A chip for half butterfly arithmetic, which consists of two BLC adders and registers, has been fabricated using a 3-um single metal P-well CMOS technology. With the half butterfly arithmetic execution time of about 500 ns which has been obtained b critical path delay simulation, totla FFT execution time for 1024 points is estimated about 16.6 us at clock frequency of 20MHz. A one-PE chip expnsible to anly size of array is being fabricated using a 2-um, double metal, P-well CMOS process. The chip was layouted using standard cell library and macrocell of BLC adder with the aid of auto-routing software. It consists of around 6000 transistors and 68 I/O pads on 3.4x2.8mm\ulcornerarea. A built-i self-testing circuit, BILBO (Built-In Logic Block Observation), was employed at the expense of 3% hardware overhead.

• 한국전자파학회논문지
• /
• 제7권2호
• /
• pp.147-156
• /
• 1996

본 논문에서는 평면형 도파관 스롯 배열 안테나의 빔 조향 방정식을 제시하였다. 빔 조향시 안테나 회전축의 기움각과 개구면 분포는 가장 중요한 요소이다. 빔 조향 관련 식들로 부터 원하는 빔 방향에 대한 안테나 개구면의 위상 분포 및 주피수를 구하였다. 또한 일차원 위상 배열 안테나의 변위기에 위상 데이타릎 전달하는 고속 제어 알고리즘을 개발하였다. 제어 회로의 복잡성파 위상 전달시간을 줄이기 위해 직렬 중계에 의한 변위량 공급 방식을 제안하였다. 이 방식은 간단한 회로구조를 가지므로 복잡한 2차원 완전 위상 배열 안테나에 유용하게 쓰일 수 있을 것으로 기대된다.