• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.613-616
• /
• 2010

본 논문에서는 새로운 움직임 추정(motion estimation, ME) 방식을 사용한 프레임 비율 변환(frame rate conversion, FRC) 기법에 대해 제안한다. 기존의 프레임 비율 변환을 위한 움직임 추정 방식은 영상 압축에서 사용되고 있는 SAD를 사용하여 블록(block) 단위로 움직임 벡터를 추정하는 방식에 기초를 두고 있다. 그러나 잔여 신호(residual signal)를 저장하는 영상 압축과 달리, 잘못된 움직임 추정은 합성된 출력 영상에서 심각한 품질 저하를 가져올 수 있다. 이를 보완하기 위해 움직임 개선(motion refinement, MR)이 사용되고 있지만, 근본적인 해결을 위해서는 정확한 움직임 추정 알고리즘 사용이 필요하다. 특히 SAD를 통한 움직임 추정은 고르지 못한 움직임 벡터장(motion vector field, MVF)을 형성할 수 있으며, 종래의 연구에서 이를 해결하기 위해 SAD(sum of absolute difference)에 벡터의 공간제약(spatial constraint) 항목을 추가하여 비교적 고른 움직임 벡터장을 형성하는 방식이 제시되었다. SAD와 공간 제약 항목의 반영 비율에 따라 움직임 벡터의 중요성과 움직임 벡터장의 일관성이 서로 상충하는데, 기존의 방식은 이 비율을 일정한 상수(constant)값을 사용하고 있으며, 이러한 방식은 이미지의 특성에 따라 결과가 달라진다. 본 논문에서는 SAD와 공간 제약 항목 사이의 반영 비율을 이미지의 특성에 적응하는 방식을 사용하는 움직임 예측을 제시하고, 수행한 결과를 기존의 방식에 의한 결과와 비교하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.273-278
• /
• 2016

HEVC 가변 블록 크기 움직임 추정 기법에서는 동일 탐색 영역의 데이터가 블록 크기 별로 중복 사용되어 탐색 영역 데이터의 사용량이 많고 조기중단 기법의 적용이 어렵다는 문제점이 있다. 본 논문에서는 최상위 블록 크기 PU를 탐색의 기준으로 두어, 최상위 블록 크기 PU의 탐색과 동일 지점에서의 하위 블록 크기 PU의 탐색을 동시에 진행하여 메모리 대역폭을 줄였고, 최상위 블록 크기 PU의 연산 결과값을 재사용하여 연산량 또한 줄였다. 조기중단 기법을 적용했을 때 또한 최상위 블록 크기 PU를 기준으로 판별하면 하위 블록 크기 PU의 위치에 따라 탐색 기회가 고르게 반영되지 않아 화질의 저하로 이어질 수 있으므로 이를 방지하기 위해 조기중단 기법의 적용 순서를 최상위 블록 크기 PU 내의 최하위 블록 크기 PU를 기준으로 위아래로 번갈아 수행하도록 변형하였다. 설계된 ME 엔진은 Verilog HDL로 기술하고 0.18um 공정에서 합성 및 검증하였으며, 하드웨어 크기는 36,101 게이트이고 최대 동작 속도는 263.15 MHz이다.

• 한국통신학회논문지
• /
• 제31권12C호
• /
• pp.1232-1239
• /
• 2006

MPEG-1/2/4, H.264/AVC와 같은 영상압축표준에서 사용되는 부호화 기술 중 움직임 추정 및 보상은 부호기의 복잡도에 가장 큰 영향을 끼친다. 영상 코덱에서 일반적으로 사용되는 전역탐색(Full Search) 방식은 최적의 정합블록을 찾기 위해 탐색 영역내의 모든 위치에서 SAD값을 비교하기 때문에 부호화 시간을 다량으로 소비하게 된다. 이런 문제를 개선하기 위해 초기에는 TSS, NTSS, DS, HEXBS 등 다양한 형태의 탐색 패턴을 활용한 고속 움직임 탐색 기법들이 개발되었고, 이후에는 움직임 벡터의 시 공간적 상관도를 이용한 DS기반의 MVFAST, PMVFAST, MAS, FAME 등이 개발되었다. 하지만 부정확한 움직임 벡터 탐색으로 인해 화질이 열화되는 문제와 알고리즘의 복잡도가 높아지는 문제는 여전히 해결해야 할 과제로 남아있다. 본 논문에서는 움직임 벡터 탐색시작점을 보다 정확히 결정하고, 각 프레임들의 움직임 특성을 고려한 단순화된 일차원 탐색 패턴들을 사용하여 탐색속도를 극대화하고 화질열화를 최소화시키는 알고리즘을 제안한다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.78-84
• /
• 2009

본 논문에서는 H.264/AVC 표준 중에서 움직임 추정기의 고속 움직임 예측을 위한 알고리즘을 제안하였다. 움직임 추정은 H.264의 비디오 코딩 과정에서 가장 많은 연산량을 차지하는 중요한 처리과정이다. 정화소 단위에서의 탐색에 비해서 부화소단위까지의 움직임 추정은 영상의 압축률은 높일 수 있지만 계산의 복잡도가 늘어나는 문제점이 있다. 제안하는 알고리즘은 정화소 움직임 벡터가 최종 움직임 벡터인 경우에 부화소 탐색을 생략하게 되며 그렇지 않은 경우 CBCDS (Center Biased Cross-Diamond Search)를 적용하여 부화소 움직임 탐색을 하여 기존의 전역 탐색 알고리즘에 비해 비교적 화질에 변화가 없고 탐색 지점이 81.4% 감소하는 결과를 보였다

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.403-404
• /
• 2008

In this paper, a new 4-way search window is developed for H.264 Motion Estimation(ME) to improve the memory bandwidth. The proposed 4-way(up, down, left, right) search window could improve the reuse of overlapped window data to reduce the redundancy access factor by 1.4, though the 1/3-way search window requires $7.7{\sim}11$ times of data retrieval redundantly. In experiments, the new implementation of 4-way search window on Altera Stratix-III could deal with CIF ($352{\times}288$) video of 3 reference frame, $48{\times}48$ search area and $16{\times}16$ macroblock by 30fps real time at 55.2MHz.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.54-56
• /
• 2012

최근 CPU의 코어 클럭을 높이는 대신 동일한 클럭의 코어 수를 늘림으로써 성능을 향상시키고 전력 소모도 줄이는 멀티코어가 등장하고 있다. 이러한 멀티코어 플랫폼의 등장으로 인해 해당 코어들의 자원을 효율적으로 사용하여 동시에 처리하는 병렬처리 기법에 관한 연구가 활발히 진행되고 있다. 본 논문에서는 병렬처리 기법의 종류 중 하나인 Advanced SIMD기반의 NEON을 적용한 고속화 ME 방법론을 연구 및 제안하였다. 최소화 SAD를 구하고 정확한 모션벡터를 선정하기 위해 다양한 ME 방법 중 전역탐색기법을 NEON에 적용하여 동시에 128비트씩 연산을 수행하였다. 그 결과 영상의 크기에 따라 계산 성능이 최대 60% 이상 향상되는 효과를 검증하였다.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.85-91
• /
• 2015

기존의 프레임율 증가 변환 알고리즘의 경우 움직임 추정을 위해 정방형의 블록을 사용하며, 임의의 형태를 갖는 물체의 경계를 정확하게 구분할 수 없어 정확한 움직임 벡터를 찾는데 한계가 있었다. 이에 반해 제안하는 비정방형 블록 분할 알고리즘은 텍스처 정보를 이용하여 블록을 두 개의 비정방형 블록으로 분할하여 실제 물체의 경계를 찾는데 적합하다. 또한 주변 블록의 분할 방법에 따라 선택적으로 움직임 벡터를 참조하는 알고리즘을 제안함으로써, 아웃라이어(Outlier)를 방지하고 실제 움직임 벡터를 찾는데 탁월한 성능을 보인다. 실험 결과 제안하는 알고리즘은 기존대비 평균 20-40%의 연산량으로 최대 2.03dB 높은 PSNR 성능을 보이는 것을 확인하였으며, SSIM 비교에서는 최대 0.0214의 향상을 확인하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제7권10호
• /
• pp.2448-2463
• /
• 2013

The traditional block-based motion compensation methods in frame rate up-conversion (FRUC) only use a single uniquely motion vector field. However, there will always be some mistakes in the motion vector field whether the advanced motion estimation (ME) and motion vector analysis (MA) algorithms are performed or not. Once the motion vector field has many mistakes, the quality of the interpolated frame is severely affected. In order to solve the problem, this paper proposes a novel joint overlapped block motion compensation method (8J-OBMC) which adopts motion vectors of the interpolated block and its 8-neighbor blocks to jointly interpolate the target block. Since the smoothness of motion filed makes the motion vectors of 8-neighbor blocks around the interpolated block quite close to the true motion vector of the interpolated block, the proposed compensation algorithm has the better fault-tolerant capability than traditional ones. Besides, the annoying blocking artifacts can also be effectively suppressed by using overlapped blocks. Experimental results show that the proposed method is not only robust to motion vectors estimated wrongly, but also can to reduce blocking artifacts in comparison with existing popular compensation methods.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 추계학술대회
• /
• pp.98-99
• /
• 2016

최근 초고화질 해상도(UHD) 영상 서비스에 따른 기존의 비디오 압축 기술인 H.264/AVC 대비 두 배 이상의 압축 성능을 가지는 HEVC(High-Efficiency Video Codec)의 표준화가 완료되었다. 그러나 높은 압축 효과를 얻기 위하여 복잡한 연산이 필요한 기법들이 많이 도입되어 HEVC의 부호화 복잡도는 H.264/AVC보다 크게 증가되었다. 이에 본 논문은 HEVC의 복잡도를 줄이기 위한 정보로 입력 영상에 장면 전환 프레임을 전처리 과정을 통하여 검출하였다. 검출된 정보는 참조 픽쳐 리스트를 구성하는데 사용하여 HEVC 부호화기의 계산 복잡도의 큰 비중을 차지하는 ME(Motion Estimation)와 MC(Motion Compensation)의 횟수를 줄이도록 설계하였다.

• 대한전자공학회논문지SP
• /
• 제48권3호
• /
• pp.106-111
• /
• 2011

본 논문은 H.264나 MPEG4등, 다양한 영상압축 코덱을 지원할 수 있는 ME ASIP의 전용 IME 명령어와 재구성 가능한 하드웨어 구조를 제안한다. 제안하는 전용의 명령어와 하드웨어 가속기는 HD급의 고화질 영상을 지원할 수 있는 성능을 가지고 있다. 제안하는 IME명령어는 다수의 병렬 연산과 패턴 정보를 이용한 연산기 제어를 통하여 전역탐색을 비롯한 각종 고속 탐색 알고리즘을 지원한다. 제안한 하드웨어 구조는 256개의 Processor Elements로 구성되어 있는 Processor Element Group (PEG) 하나당 77,860 게이트를 가진다. 16개의 PEG로 구성된 ASIP은 160MHz의 동작 주파수를 가지고 있으며, HD급 1080p의 해상도를 가지는 영상을 실시간으로 동작 시킬 수 있다.