• 정보처리학회논문지D
• /
• 제12D권4호
• /
• pp.543-552
• /
• 2005

최근 들어 계속되는 램 가격 하락으로 인해 대용량의 램을 사용하는 주기억 데이터베이스 시스템의 구축이 실현 가능하게 되었다. 그러나 기존의 디스크 기반 공간 색인 기법은 디스크 접근 시간만을 주로 고려하기 때문에, 주기억 색인 기법으로 디스크 기반 색인 기법을 직접적으로 적용시키는 것은 부적절하다. 주기억 장치 색인 기법은 모든 색인 노드들이 주기억 장치에 상주하기 때문에 노드에 대한 접근 시간이 디스크 기반 기법에 비해 상당히 미미하고, 결국 효율적인 색인 기법을 위해서는 노드 접근시간 뿐만 아니라 노드내의 키 비교시간을 고려해야 한다. 이러한 주기억 장치 색인 기법의 특성을 고려하여, 본 논문에서는 Tmr-트리라는 새로운 색인 기법을 제시한다. Tmr-트리는 T-트리의 장점과 R-트리의 장점을 결합한 이진 색인 구조로서, 색인 노드는 데이터 객체들을 위한 엔트리들, 왼쪽/오른쪽 자식 노드에 대한 포인터, 그리고 3개의 추가 필드들로 구성된다. 여기서 3개의 추가 필드들은 현재 노드에 저장된 키 값들의 범위를 포함하는 MBR과 왼쪽 서브트리에 저장된 키 값들의 범위를 포함하는 MBR, 오른쪽 서브트리에 저장된 키 값들의 범위를 포함하는 MBR에 해당한다. 본 논문의 실험에서 Tmr-트리는 R-트리와 달리 검색 시 항상 리프노드까지 방문할 필요가 없기 때문에 모든 데이터 분포에서 R-트리에 비해 더 나은 실험 결과를 보여주었다. 노드 크기 측면에서 노드안 엔트리 수를 증가시킨 초반에 상당한 검색성능 향상을 보여주었으며, 그 후로 약간씩 검색시간 증가를 나타냈다. 한편, 삽입시간 측면에서 Tmr-트리는 R-트리에 비해 약간의 더 많은 삽입시간이 필요했다.

• 한국멀티미디어학회논문지
• /
• 제2권4호
• /
• pp.367-377
• /
• 1999

최근 들어 신속한 트랜잭션 처리를 요구하는 데이터베이스 응용이 확대되고 있다. 트랜잭션 처리 시스템에서 높은 성능을 달성하기 위한 한가지 방법으로 데이터베이스를 디스크가 아닌 주기억장치에 모두 상주시키는 것이다. 반도체 메모리의 집적도가 증가하고 가격이 하락함에 따라 모든 데이터베이스를 주기억장치에 상주시켜 트랜잭션 처리율을 높이기 위한 연구가 이루어지고 있다. 본 논문에서는 주기억장치 데이터베이스를 기반으로 한 고성능 트랜잭션 처리 시스템을 구현하기 위하여 새로운 병행수행 제어 기법과 회복 기법 그리고 저장 구조를 제안하며, 트랜잭션의 처리량과 응답속도로 평가되는 트랜잭션 처리 시스템 성능의 개선을 목적으로 한다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제22권8호
• /
• pp.363-368
• /
• 2016

기존의 스토리지 기반 가상 데스크탑 시스템은 디스크에 입출력이 집중될 경우 성능이 저하되는 문제가 발생하였다. 따라서, 부트 스톰과 같이 여러 대의 가상 데스크탑이 동시에 부팅할 경우, 시스템의 성능이 급격히 저하되었다. 본 논문에서는 가상 데스크탑 시스템의 성능을 향상시킬 수 있는 메인 메모리 기반 가상 데스크탑 시스템을 제안한다. 본 시스템에서는 가상 데스크탑 이미지를 메인 메모리에 저장함으로써 전체 시스템의 성능을 향상시키고, 중복 제거 기술을 적용하여 용량이 많은 가상 데스크탑 이미지를 한정된 크기의 메인 메모리에 저장하였다. 본 시스템의 구현 및 실험을 통하여 가상 데스크탑을 동시 부팅할 때, 스토리지 기반 가상 데스크탑 보다 부팅 속도가 4배 빠름을 확인하였다.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.183-189
• /
• 2015

최근 DRAM 기반의 메인 메모리 기술 발전이 한계에 봉착함에 따라 컴퓨터 시스템의 진보에도 어려움이 발생하고 있다. 이를 개선하기 위해 집적도가 높고 비휘발성을 갖는 차세대 메모리 기술이 등장하고 있으나 이들은 쓰기 속도가 느리거나 쓰기 횟수에 제한이 있는 등, 메인 메모리로 사용하기에는 아직 무리가 있다. 본 논문에서는 여러 차세대 메모리 기술들의 장점들을 조합하여 활용하는 하이브리드 메인 메모리 시스템, 즉 HyMN을 제안한다. HyMN은 차세대 메모리 기술을 쓰기적합램과 읽기적합램으로 분류하여 메인 메모리 시스템을 구성함으로써, 내구성이 양호하고, 고용량화가 용이하며, 비휘발성을 활용할 수 있는 시스템을 구현한다. 본 논문에서는 또한, 쓰기적합램이 어느 정도의 크기로 구성되어야 하는지를 보이고 정전 시 손실에 대한 복구비용이 없거나 미미한 HyMN이 일상적으로 프로세스를 실행할 때 실행 시간 성능이 DRAM으로만 구성된 시스템에 비하여 유사함을 검증한다.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2004년도 Proceedings of ISRS 2004
• /
• pp.673-676
• /
• 2004

To manage and query moving objects efficiently in MMDBMS, a memory index structure should be used. The most popular index structure for storing trajectories of moving objects is 3DR-tree. The 3DR-tree also can be used for MMDBMS. However, the volume of data can exceed the capacity of physical memory since moving objects report their locations continuously. To accommodate new location reports, old trajectories should be migrated to disk or purged from memory. This paper focuses on migration policies of a main memory index structure. Migration policies consist of two steps: (i) node selection, (ii) node placement. The first step (node selection) selects nodes that should be migrated to disk. The criteria of selection are the performance of insertion or query. The second step (node placement) determines the order of nodes written to disk. This step can be thought as dynamic declustering policies.

• International Journal of Contents
• /
• 제3권3호
• /
• pp.1-5
• /
• 2007

The main memory DBMS (MMDBMS) efficiently supports various database applications that require high performance since it employs main memory rather than disk as a primary storage. An index manager is an essential sub-component of a DBMS used to speed up the retrieval of objects from a large volume of a database in response to a certain search condition. Previous research efforts on indexing proposed various index structures. However, they hardly dealt with the practical issues occurred in implementing an index manager on a target DBMS. In this paper, we touch these issues and present our experiences in developing the index manager. The main issues are (1) compact representation of an index entry, (2) support of variable-length keys. (3) support of multiple-attribute keys, and (4) support of duplicated keys.

• 한국컴퓨터정보학회논문지
• /
• 제20권11호
• /
• pp.1-8
• /
• 2015

Flash memory has advantages in that it is fast access speed, low-power, and low-price. Therefore, they are widely used in electronics industry sectors. However, the flash memory has weak points, which are the limited number of erase operations and non-in-place update problem. To overcome the limited number of erase operations, many wear leveling techniques are studied. They use many tables storing information such as erase count of blocks, hot and cold block indicators, reference count of pages, and so on. These tables occupy some space of main memory for the wear leveling techniques. Accordingly, they are not appropriate for low-power devices limited main memory. In order to resolve it, a wear leveling technique using bit array and Bit Set Threshold (BST) for flash memory. The proposing technique reduces the used space of main memory using a bit array table, which saves the history of block erase operations. To enhance accuracy of cold block information, we use BST, which is calculated by using the number of invalid pages of the blocks in a one-to-many mode, where one bit is related to many blocks. The performance results illustrate that the proposed wear leveling technique improve life time of flash memory to about 6%, compared with previous wear leveling techniques using a bit array table in our experiment.

• 정보처리학회논문지D
• /
• 제11D권1호
• /
• pp.11-22
• /
• 2004

최근 들어 계속되는 램 가격 하락으로 인해 대용량의 램을 사용하는 주기억장치 데이터베이스 시스템의 구축이 실현 가능하게 되었다. 주기억장치 데이터베이스는 여러 다양한 실시간 응용 분야를 위해 사용되며, 매년 CPU 속도가 60％ 정도 증가되고, 메모리 속도가 10% 증가되는 현실에서, 케쉬 미스(Cache miss)를 얼마나 줄이느냐 하는 문제가 주기억장치 데이터베이스의 검색 성능 측면에서 가장 중요한 문제로 대두되고 있다. 본 논문에서는 이러한 환경을 고려한 실시간 모바일 GIS응용을 위한 주기억장치 데이터베이스 시스템을 설계 및 구현한다. 본 시스템은 크게 PDA를 사용하는 모바일 사용자를 위한 인터페이스 관리기와 가상 메모리 기법을 사용해 전체 데이터를 주기억장치에 상주시키며 관리하는 주기억 데이터 관리기, 공간 및 비 공간 질의를 처리하는 질의처리기, 새롭게 제시하는 공간 데이터를 위한 MR-트리 인덱스와 비 공간 데이터를 위한 T-트리 인덱스 구조를 관리하는 인덱스 관리기, 데이터를 디스크에 저장하기 위한 GIS 서버 인터페이스로 구성된다. 새롭게 제시하는 공간 인덱싱을 위한 MR-트리는 노트 분할이 발생될 경우, 입력 경로 상에 하나 이상의 빈 엔트리를 지니는 노드가 존재할 경우에만, 노드 분할을 상위로 전송한다. 그러므로 중간 노드들은 항상 100%에 가깝게 채워져 있게 된다. 본 논문의 실험 결과, 2차원의 MR-트리는 기존의 R-트리에 비해 2.4배 이상의 빠른 검색 속도를 나타냈다. 한편, 주 기억 데이터 관리기는 가상 메모리 제공을 위해 전체 벡터 데이터 및 MR-트리, T-트리, 데이터 객체 텍스트 정보를 페이지 단위로 분할하여 관리하고, 간접 주소 기법을 사용하여 디스크로부터의 재 로딩시 발생할 수 있는 문제점을 제거하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.125-134
• /
• 2004

최근에 프로세서-메모리간 성능격차 문제를 완화하기 위하여 내장캐시의 접근실패율을 낮추고 메모리 대역폭을 확장하는 내장캐시 압축시스템이 제안되었다. 내장캐시 압축시스템은 데이타를 압축해 저장함으로써 내장캐시의 실질적 저장공간을 확장하고, 메모리 버스에서 데이타를 압축해 전송함으로써 실질적 메모리 대역폭을 확장한다. 본 논문에서는 이와 같은 내장캐시 압축시스템을 확장해 기존의 주 메모리 압축시스템과 병합해 설계한 이종 메모리 압축시스템을 제안한다. 주 메모리의 기억공간을 효율적으로 확장하고, 내장캐시의 접근실패율을 낮추고, 메모리 대역폭을 확장하고, 압축캐시의 복원시간을 줄이고, 설계 복잡도를 낮추기 위하여 몇 가지 새로운 기법들을 제시한다. 제안하는 시스템과 비교대상 시스템의 성능은 슈퍼스칼라 구조의 마이크로프로세서 시뮬레이터를 수정하여 실행기반 시뮬레이션을 통해 검증한다. 본 논문에서 사용한 실험방법은 기존의 트레이스기반 시뮬레이션과 비교해 보다 높은 정확도를 갖는다. 실험결과 주 메모리 확장에 따른 이득을 고려하지 않은 경우에 제안하는 시스템은 일반 메모리시스템에 비하여 수행시간을 내장캐시의 크기에 따라 최대 4-23%가량 단축한다. 제안하는 시스템의 데이타 메모리와 코드 메모리의 확장비율은 각각 57-120%와 27-36%이다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제14권1호
• /
• pp.188-193
• /
• 2022

The energy efficiency of memory systems is an important task in designing future computer systems as memory capacity continues to increase to accommodate the growing big data. In this article, we present an energy-efficient last-level cache management policy for future mobile systems. The proposed policy makes use of low-power PCM (phase-change memory) as the main memory medium, and reduces the amount of data written to PCM, thereby saving memory energy consumptions. To do so, the policy keeps track of the modified cache lines within each cache block, and replaces the last-level cache block that incurs the smallest PCM writing upon cache replacement requests. Also, the policy considers the access bit of cache blocks along with the cache line modifications in order not to degrade the cache hit ratio. Simulation experiments using SPEC benchmarks show that the proposed policy reduces the power consumption of PCM memory by 22.7% on average without degrading performances.