• Journal of Sensor Science and Technology
• /
• v.13 no.2
• /
• pp.90-95
• /
• 2004

Protein and gene detection have been growing importance in medical diagnostics. Field effect transistor (FET) - type biosensors have many advantages such as miniaturization, standardization, and mass-production. In this work, we have fabricated metal-oxide-semiconductor (MOS) FET that operates as molecular recognitions based electronic sensor. Measurements were taken with the devices under phosphate buffered saline solution. The drain current ($I_{D}$) was decreased after forming self-assembled mono-layers (SAMs) used to capture the protein, which resulted from the negative charges of SAMs, and increased after forming protein by 11.5% at $V_{G}$ = 0 V due to the positive charges of protein.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2001.07a
• /
• pp.45-49
• /
• 2001

We have investigated physical and electrical properties of the Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin film for alternative gate dielectrics in the metal-oxide-semiconductor device. The oxidation of Hf deposited directly on the Si substrate results in the H $f_{x}$/ $O_{y}$ interfacial layer and the high-k Hf $O_2$film simultaneously. Interestingly, the post-oxidation N2 annealing of the H102/H1Si70y thin films reduces(increases) the thickness of an amorphous HfS $i_{x}$/ $O_{y}$ layer(Hf $O_2$ layer). This phenomenon causes the increase of the effective dielectric constant, while maintaining the excellent interfacial properties. The hysteresis window in C-V curves and the midgap interface state density( $D_{itm}$) of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ thin films less than 10 mV and ~3$\times$10$^{11}$ c $m^{-2}$ -eV without post-metallization annealing, respectively. The leakage current was also low (1$\times$10-s A/c $m^2$ at $V_{g}$ = +2 V). It is believed that these excellent results were obtained due to existence of the amorphous HfS $i_{x}$/ $O_{y}$ buffer layer. We also investigated the charge trapping characteristics using Fowler-Nordheim electron injection: We found that the degradation of Hf $O_2$/HfS $i_{x}$/ $O_{y}$ gate oxides is more severe when electrons were injected from the gate electrode.e electrode.e.e electrode.e.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.22 no.5
• /
• pp.386-389
• /
• 2009

The electrical characteristics and annealing effects of tunneling dielectrics stacked with $SiO_2$ and $Si_{3}N_{4}$ were investigated. I-V characteristics of band gap engineered tunneling gate stacks consisted of $Si_{3}N_{4}/SiO_2/Si_{3}N_{4}$ (NON), $SiO_2/Si_{3}N_{4}/SiO_2$ (ONO) dielectrics were evaluated and compared with $SiO_2$ single layer using the MOS (metal-oxide-semiconductor) capacitor structure. The leakage currents of engineered tunneling barriers (ONO, NON stacks) are lower than that of the conventional $SiO_2$ single layer at low electrical field. Meanwhile, the engineered tunneling barriers have larger tunneling current at high electrical field. Furthermore, the increased tunneling current through engineered tunneling barriers related to high speed operation can be achieved by annealing processes.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.254-255
• /
• 2012

Interest in nano-crystalline silicon (nc-Si) thin films has been growing because of their favorable processing conditions for certain electronic devices. In particular, there has been an increase in the use of nc-Si thin films in photovoltaics for large solar cell panels and in thin film transistors for large flat panel displays. One of the most important material properties for these device applications is the macroscopic charge-carrier mobility. Hydrogenated amorphous silicon (a-Si:H) or nc-Si is a basic material in thin film transistors (TFTs). However, a-Si:H based devices have low carrier mobility and bias instability due to their metastable properties. The large number of trap sites and incomplete hydrogen passivation of a-Si:H film produce limited carrier transport. The basic electrical properties, including the carrier mobility and stability, of nc-Si TFTs might be superior to those of a-Si:H thin film. However, typical nc-Si thin films tend to have mobilities similar to a-Si films, although changes in the processing conditions can enhance the mobility. In polycrystalline silicon (poly-Si) thin films, the performance of the devices is strongly influenced by the boundaries between neighboring crystalline grains. These grain boundaries limit the conductance of macroscopic regions comprised of multiple grains. In much of the work on poly-Si thin films, it was shown that the performance of TFTs was largely determined by the number and location of the grain boundaries within the channel. Hence, efforts were made to reduce the total number of grain boundaries by increasing the average grain size. However, even a small number of grain boundaries can significantly reduce the macroscopic charge carrier mobility. The nano-crystalline or polymorphous-Si development for TFT and solar cells have been employed to compensate for disadvantage inherent to a-Si and micro-crystalline silicon (${\mu}$-Si). Recently, a novel process for deposition of nano-crystralline silicon (nc-Si) thin films at room temperature was developed using neutral beam assisted chemical vapor deposition (NBaCVD) with a neutral particle beam (NPB) source, which controls the energy of incident neutral particles in the range of 1~300 eV in order to enhance the atomic activation and crystalline of thin films at room temperature. In previous our experiments, we verified favorable properties of nc-Si thin films for certain electronic devices. During the formation of the nc-Si thin films by the NBaCVD with various process conditions, NPB energy directly controlled by the reflector bias and effectively increased crystal fraction (~80%) by uniformly distributed nc grains with 3~10 nm size. The more resent work on nc-Si thin film transistors (TFT) was done. We identified the performance of nc-Si TFT active channeal layers. The dependence of the performance of nc-Si TFT on the primary process parameters is explored. Raman, FT-IR and transmission electron microscope (TEM) were used to study the microstructures and the crystalline volume fraction of nc-Si films. The electric properties were investigated on Cr/SiO2/nc-Si metal-oxide-semiconductor (MOS) capacitors.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.789-790
• /
• 2013

$Er_2O_3/SiO_2$ double-layer gate dielectric shows low gate leakage current and high capacitance. In this paper, we apply $Er_2O_3/SiO_2$ double-layer gate dielectric as a charge trap layer for the first time. $Er_2O_3/SiO_2$ double-layer thickness is optimized by EDISON Nanophysics simulation tools. Using the simulation results, we fabricated Schottky-barrier silicide source/drain transistor, which has10 um/10um gate length and width, respectively. The nonvolatile device demonstrated very promising characterstics with P/E voltage of 11 V/-11 V, P/E speed of 50 ms/500 ms, data retention of ten years, and endurance of $10^4$ P/E cycles.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.191-192
• /
• 2010

높은 유전상수를 가지는 터널 장벽물질 들은 플래쉬메모리 및 나노 부유게이트 메모리 소자에서 터널의 두께 및 밴드갭 구조의 변형을 통하여 단일층의 $SiO_2$ 터널장벽에 비하여 동작속도를 향상시키고 누설전류를 줄이며 전하보존 특성을 높여줄 수 있다.[1-3] 본 연구에서는 $Al_2O_3/HfO/Al_2O_3$구조의 고 유전체 터널장벽을 사용하여 $WSi_2$ 나노입자를 가지게 되는 metal-oxide-semiconductor(MOS)구조의 커패시터를 제작하여 전기적인 특성을 확인하였다. p형 (100) Si기판 위에 $Al_2O_3/HfO/Al_2O_3$ (AHA)의 터널장벽구조를 원자층 단일 증착법을 이용하여 $350^{\circ}C$에서 각각 2 nm/1 nm/3 nm 두께로 증착시킨 다음, $WSi_2$ 나노입자를 제작하기 위하여 얇은 $WSi_2$ 박막을 마그네트론 스퍼터링법으로 3 - 4 nm의 두께로 증착시켰다. 그 후 $N_2$분위기에서 급속열처리 장치로 $900^{\circ}C$에서 1분간의 열처리과정을 통하여 AHA로 이루어진 터널 장벽위에 $WSi_2$ 나노입자들이 형성할 수 있었다. 그리고 초 고진공 마그네트론 스퍼터링장치로 $SiO_2$ 컨트롤 절연막을 20 nm 증착하고, 마지막으로 열 증기로 200 nm의 알루미늄 게이트 전극을 증착하여 소자를 완성하였다. 그림 1은 AHA 터널장벽을 이용한 $WSi_2$ 나노 부유게이트 커패시터 구조의 1-MHz 전기용량-전압 특성을 보여준다. 여기서, ${\pm}3\;V$에서 ${\pm}9\;V$까지 게이트전압을 점차적으로 증가시켰을 때 메모리창은 최대 4.6 V로 나타났다. 따라서 AHA의 고 유전체 터널층을 가지는 $WSi_2$ 나노입자 커패시터 구조가 차세대 비 휘발성 메모리로서 충분히 사용가능함을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.1
• /
• pp.7-13
• /
• 2008

This paper proposes a newly structured circuit that can compensate current deviation of a data driver circuit for OLED. A conventional data drivel circuit for OLED cannot compensate the current deviation at the data drivel circuit output terminal generated by MOS process change, but the proposed data drivel circuit can authorize uniform value of current to an OLED panel by calibrating the current deviation at the output terminal. The proposed circuit can minimize current deviation of the output current via process change by connecting the circuit for data output current with a common interconnect line through addition of a switching transistor to the existing data output circuit. The circuit proposed in this paper has been designed based on an OLED panel supporting $128{\times}128$ resolution, and the process used for driver circuit development is 0.35um. As a result of the experiment in this study, the output current of the data driver circuit proposed here has 1% range of error, while 9% range of severe changes was demonstrated in the case of the previous data driver circuit. When using the data driver circuit for OLED proposed in this paper, high definition OLED display can be actualized and the circuit can be applied to mobile display devices requiring high quality display features.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.24 no.2
• /
• pp.139-145
• /
• 2024

This paper presents the design of a voltage controlled oscillator (VCO) which is one of the key building blocks in modern wireless communication systems with small VCO gain (K_vco) variation. To compensate conventional large K_vco variation, a series varactor bank has been added to the conventional LC-tank with parallel capacitor bank array. And also, in order to achieve excellent phase noise performance while maintaining wide tuning range, a mixed coarse/fine tuning scheme(series varactor array and parallel capacitor array) is chosen. The switched varactor array bank is controlled by the same digital code for switched capacitor array without additional digital circuits. For use at a low voltage of 1.2V, the proposed current reference circuit in this paper used a current reference circuit for safety with the common gate removed more safely. Implemented in a TSMC 0.13㎛ CMOS RF technology, the proposed VCO can be tuned from 4.4GH to 5.3GHz with the K_vco (VCO gain ) variation of less than 9.6%. While consuming 3.1mA from a 1.2V supply, the VCO has -120dBc/Hz phase noise at 1MHz offset from the carrier of the 5.3 GHz.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.57-58
• /
• 2011

III-V족 화합물 반도체의 일종인 InSb는 77 K에서 0.23 eV의 작은 밴드 갭을 가지며 높은 전하 이동도를 가지고 있기 때문에 대기권에서 전자파 흡수가 일어나지 않는 3~5 ${\mu}m$범위의 장파장 적외선 감지가 가능하여 중적외선 감지 소자로 이용되고 있다. 하지만 InSb는 밴드 갭이 매우 작기 때문에, 소자 제작시 누설전류에 의한 소자 특성의 저하가 문제시 되고 있다. 또한 다른 화합물 반도체에 비해 녹는점이 낮고, 휘발성이 강한 5족 원소인 Sb의 승화로 기판의 화학양론적 조성비(stoichiometry)가 변하기 쉬워, 계면특성 저하의 원인이 된다. 따라서 우수한 특성을 가지는 적외선 소자의 구현을 위해서, 저온에서 계면 특성이 우수한 고품질의 절연막 증착 연구가 필수적이다. 본 연구에서는 InSb 기판 위에 $SiO_2$, $Si_3N_4$의 절연막 형성시 증착온도의 변화에 따른 계면 트랩 밀도를 분석하였다. $SiO_2$, $Si_3N_4$ 절연막은 플라즈마 화학 기상 증착법(PECVD)을 이용하여 n형 InSb 기판 위에 증착하였으며, 증착온도를 $120^{\circ}C$부터 $240^{\circ}C$까지 변화시켰다. Metal oxide semiconductor(MOS) 구조 제작을 통하여, 커패시턴스-전압(C-V)분석을 진행하였으며, 절연막과 InSb 사이의 계면 트랩 밀도를 Terman method를 이용하여 계산하였다[1]. 또한, $SiO_2$와 $Si_3N_4$의 XPS 분석과 TOF-SIMS 분석을 통하여 계면 트랩 밀도의 원인을 밝혀 보았다. $120{\sim}240^{\circ}C$ 온도 범위에서 계면 트랩 밀도는 $Si_3N_4$의 경우 $2.4{\sim}4.9{\times}10^{12}cm^{-2}eV^{-1}$, $SiO_2$의 경우 $7.1{\sim}7.3{\times}10^{11}cm^{-2}eV^{-1}$ 값을 나타냈고, 두 절연막 모두 증착 온도가 증가할수록 계면 트랩 밀도가 증가하는 경향을 보였다. 그러나 모든 샘플에서 $Si_3N_4$의 경우, flat band voltage가 음의 전압으로 이동한 반면, $SiO_2$의 경우, 양의 전압으로 이동하는 것을 확인할 수 있었다. 계면 트랩 밀도 증가의 원인을 확인하기 위해서, oxide를 $120^{\circ}C$, $240^{\circ}C$에서 증착시킨 샘플을 XPS 분석을 통하여 깊이에 따른 성분분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 계면에서 $In_2O_3$와 $Sb_2O_3$ 피크의 증가를 확인하였다. 이는 계면에서 oxide양이 증가함을 의미하며, 이렇게 생성된 oxide는 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. Nitride 절연막을 증착시킨 샘플은 TOF-SIMS 분석을 통해, 계면에서의 성분 분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 In-N, Sb-N, Si-N 결합의 감소를 확인하였다. 이렇게 분해된 결합들의 dangling 결합이 늘어 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. 최종적으로, 소자특성을 확인 하기 위하여 계면 트랩 밀도가 가장 낮게 측정된 $200^{\circ}C$ 조건에서 $SiO_2$ 절연막을 증착하여 InSb 적외선 소자를 제작하였다. 전류-전압(I-V) 분석 결과 -0.1 V에서 16 nA의 누설 전류 값을 보였으며, $2.6{\times}10^3{\Omega}cm^2$의 RoA(zero bias resistance area)를 얻을 수 있었다. 절연막 증착조건의 최적화를 통하여, InSb 적외선 소자의 특성이 개선됨을 확인할 수 있었다.