• 제목/요약/키워드: MIPS

검색결과 147건 처리시간 0.027초

DSP를 이용한 디지털 변조에 관한 연구 (A Study of the Digital Modulation using DSP)

  • 최상권;최진웅;김정국
    • 융합신호처리학회 학술대회논문집
    • /
    • 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
    • /
    • pp.89-92
    • /
    • 2001
  • 본 논문에서는 프로그램-가능한(programmable) 소프트웨어 무선(software radio)$^{[1]}$ 디지털 통신을 위한 연구로, ASK(Amplitude Shift Keying), FSK(frequency Shift Keying), 그리고 PSK (Phase Shift Keying) 변조$^{[2]-[4]}$를 DSP(Digital Signal Processor)를 사용하여 프로그램-가능한 소프트웨어(알고리즘)로 구현하였다. 세개 의 서로 다른 변조 방식들, ASK, FSK, 그리고 PSK를 하나의 DSP에 구현하여 선택적 변조가 가능하도록 하였다. 사용된 DSP는 모토롤라(Motorola) 사의, 24-비트, 40 MHz에서 20 MIPS(Million Instruction per Second)로 동작하는 DSP56002$^{[5]-[6]}$이고, A/D (Analog to Digital) 와 D/A(Digital to Analog) 변환기는 크리스털(Crystal)사의 16-비트 그리고 최대 샘플링(sampling) 주파수 50 kHz인 CS4215 코덱 칩(codec chip)$^{[8]}$ 이 사용되었다.

  • PDF

FM 라디오 환경에서의 실시간 음악 판별 시스템 구현 (Implementation of Music Signals Discrimination System for FM Broadcasting)

  • 강현우
    • 정보처리학회논문지B
    • /
    • 제16B권2호
    • /
    • pp.151-156
    • /
    • 2009
  • 본 연구에서는 GMM 기반의 음성/음악 판별 방법을 응용하여 FM 라디오 방송에서 순수한 음악 구간만을 판별하는 시스템을 구현하였다. 본 시스템에서는 음성, 음악, 광고 음악, 기타 여러 가지 사운드가 혼합되어 있는 오디오 방송 프로그램에서 순수한 음악만을 판별하여 자동으로 저장하고자 한다. 음악의 시작 부분과 끝 부분을 보다 정교하게 검출하고자 순수한 음악으로 판별된 구간의 시작 부분과 끝 부분에 대해 후처리 과정을 추가하였다. PC 환경에서 FM 라디오 방송을 이용하여 구현된 시스템을 실시간으로 테스트한 결과 우수한 성능을 보임을 확인하였다. 또한 SoC 구현을 고려하여 고정소수점 연산을 수행한 결과 3MIPS 이하의 적은 연산량으로 부동소수점 연산일 때와 동일한 결과를 얻을수 있었다.

응용프로그램 역분석 방지를 위한 코드블록 암호화 방법 (A Code Block Cipher Method to Protect Application Programs From Reverse Engineering)

  • 정동우;김형식;박중길
    • 정보보호학회논문지
    • /
    • 제18권2호
    • /
    • pp.85-96
    • /
    • 2008
  • 실행코드의 변조와 역분석(reverse engineering)을 방지하기 위한 대표적인 방법은 실행코드를 암호화하는 것이다. 본 논문에서는 키 체인(key chaining) 방식의 블록암호화 기법을 이용하여 응용프로그램을 암호화하는 방법을 제안한다. 키체인 방식의 블록암호화 기법은 키가 블록의 내부에 은닉되어 있고 각 블록의 키가 서로 다르다는 장점을 갖지만, 제어이동을 필요로 하는 프로그램에 적용하기에는 적합하지 않다고 알려져 있다. 본 논문에서는 실행코드에서의 제어이동 명령어에 대해서도 키체인 방식을 효과적으로 적용할 수 있도록 블록을 변형시키거나 중복시키는 방법을 제시하고, MIPS 명령어집합을 이용하여 가능성을 분석한다.

화상처리에 의한 등곡률반경 방식의 로봇 제어 (Vision steered micro robot for MIROSOT)

  • 차승엽;김병수;김경태
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
    • /
    • pp.825-827
    • /
    • 1997
  • This paper presents a robot which is steered by vision system. The proposed robot system has an AM188ES CPU(5.3 MIPS) and 2DC motors with encoder and turns accurately at any speed and shows a movement like a human controlled car using a steering wheel. To the robot only steering angle value is sent without considering the speed. We present how to control this robot using our real time vision system.

  • PDF

MPEG-2 AAC 복호화 시스템의 구조 제안 및 구현 (Design Optimization of MPEG-2 AAC Decoder)

  • 방경호;김준석;윤대희
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.257-260
    • /
    • 2001
  • 본 논문에서는 2 채널 MAIN 프로필 MPEG-2 AAC 복호화 시스템의 구조를 제안하고 구현하였다. 복호화 알고리듬의 구조적인 모듈화에 근거하여, 시스템 설계 과정에서 전체 시스템을 3 개의 하드웨어 모듈로 분할하였다. 전체 시스템은 허프만 복호화기, 예측기, 20 비트 고정소수점 DSP 코어로 이루어져 있다. 허프만 복호화기는 주어진 작업을 1 클럭 사이클 내에 수행할 수 있는 고속의 하드와이어드 모듈이고, 예측기는 높은 해상도를 가지고 다른 모듈들과 병렬처리가 가능한 구조를 가진 모듈이다. 구현된 시스템은 16.9 MIPS 로 2 채널의 MPEG-2 AAC 비트열을 고음질로 복호화할 수 있다.

  • PDF

디지털비디오캠코더 소음 저감 알고리즘 구현 (Implementation of Noise Reduction for Digital Video Camcorder)

  • 박재하;오윤학;이혁재
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
    • /
    • pp.249-252
    • /
    • 2004
  • 본 논문에서는 TeakLite DSP 프로세서를 이용하여 캠코더에서 레코딩을 할 때 모터 소음과 주변 잡음이 입력되어 오디오 신호의 명료도가 떨어지는 문제점을 해결하기 위한 잡음 제거 기법의 실시간 구현에 대해서 기술하고자 한다. 잡음 제거를 위해서는 일반적으로 많이 사용되고 있는 Spectral Subtraction 기법을 사용하였다. 알고리즘 구현시 MIPS 감소에 효과적이었던 최적화 기법들을 적용하여 TeakLite DSP 프로세서에서 최적화되어 동작하도록 하였다. 최적화된 Spectral Subtraction 어셈블리 코드는 TeakLite DSP 프로세서에서 32 kHz, 16 bit 입력에 대해 40 MIPS에서 동작하였다.

  • PDF

멀티미디어 응용을 위한 재구성가능 프로세서 설계 (Design of Reconfigurable Processor for Multimedia Application)

  • 박진국;곽기영;이범근;이두영;정연모
    • 한국멀티미디어학회:학술대회논문집
    • /
    • 한국멀티미디어학회 2002년도 추계학술발표논문집
    • /
    • pp.609-612
    • /
    • 2002
  • 본 논문은 다양한 멀티미디어 응용을 위한 재구성가능(reconfigurable) 구조의 프로세서 설계에 대해서 연구하였다. 설계된 프로세서는 RISC 코어 프로세서와 코스-그레인(coarse-grain) 구조의 재구성가능 셀들의 배열로 이루어진 처리 유닛으로 구성되었다. 여기서 사용된 RISC 코어 프로세서는 하드웨어 구조를 간단히 하기 위하여 MIPS 명령어들 중에서 사용빈도가 높은 것들만 고려하였으며, 재구성가능 처리를 위한 별도의 명령어를 추가하였다. 본 논문에서 제시한 재구성가능 프로세서는 VHDL로 모델링하여 실행을 검증하였으며, 하드웨어의 유연성을 증가하여 다양한 멀티미디어 응용에 적용함과 아울러 속도향상에 기여함을 볼 수 있었다.

  • PDF

다중스트리밍을 이용한 3차원 그래픽 프로세서 구조 (3D graphics processor architecture based on multistreaming)

  • 박용진;이동호
    • 전자공학회논문지C
    • /
    • 제34C권9호
    • /
    • pp.10-21
    • /
    • 1997
  • In this paper, we propose multiple instruction issuable multi-streaming as a processor architecture for 3D graphics processor. Multistreaming can eliminate inteferences within concurrently executing instructions inthe pipelined processor to allow enough parallelism for parallel processing. Through cycle level simulation study, we show that the proposed architecture outperforms a conventional RISC processor, MIPS R3000 by three times with reasonable resource overheads. Multiple instruction issuable multistreaming processor will be a bood architecture for instruction processor when a large number of threads are guaranteed.

  • PDF

지각 오디오 부호화기에서의 스펙트럼 에너지 기반 톤 성분 검출 알고리듬 (Tonality Detection based on Spectrum Energy in Perceptual Audio Coder)

  • 이근섭;연규철;박영철;윤대희
    • 한국통신학회논문지
    • /
    • 제29권6C호
    • /
    • pp.770-776
    • /
    • 2004
  • 지각 오디오 부호화기는 신호의 지각적 중복성과 함께 지각에 무관한 성분들을 줄이기 위해 인간의 청각 특성인 마스킹 효과를 이용하여 부호화 과정에서 발생하는 양자화 잡음을 귀에 들리지 않는 수준 이하로 낮춘다. 이때 마스킹 하는 주체인 입력 신호의 특성이 들, 잡음 중 어떤 성분에 가까운지에 따라 주위의 작은 신호들을 마스킹하는 양이 달라지기 때문에 입력 신호의 특성을 알아내는 것은 지각 부호화기의 성능을 좌우하는 중요한 요소이다. 본 논문에서는 낮은 복잡도로 구현 가능한 새로운 톤 성분 검출 알고리듬을 제안하였다. 제안한 알고리듬은 MPEG 심리음향 모델-II 비해 초월함수가 적게 사용되며 사용되는 연산도 단순하기 때문에 낮은 복잡도의 부호화기 구현에 적합하다. 제안한 알고리듬은 다양한 신호들에 대해 성능평가가 수행되었으며, DSP를 사용한 구현 결과 약 3 MIPS 정도로 구현 가능하였다.

저전력 8-비트 마이크로콘트롤러의 설계 (A Design of Low-Power 8-bit Microcontroller)

  • 이상재;정항근
    • 대한전자공학회논문지SD
    • /
    • 제39권2호
    • /
    • pp.63-71
    • /
    • 2002
  • 본 논문에서는 저전력 8-비트 RISC 마이크로콘트롤러 구조를 제안하였다. 설계된 마이크로콘트롤러는 4단계 파이프라인 구조를 가지며 기존의 여러 가지 저전력 설계 기법들을 이용하여 구현되었다. 전력 소모는 0.6㎛ 공정을 사용했을 때 MIPS당 600㎼를 소모했으며 0.25㎛ 공정을 사용했을 때 MIPS당 70㎼를 소모했다. RTL 레벨의 설계는 VHDL을 이용해서 수행되었고, 0.6㎛/0.2㎛ CMOS IDEC(Integrated Circuit Design Education Center) standard cell library를 이용해서 게이트 레벨에서 기능 검증을 하였다. 합성된 코어는 0.25㎛ 공정을 용했을 때 약 7000개의 NAND 게이트를 0.36㎟의 작은 면적에 집적화 시킬 수 있었다. 마지막으로 기존의 상용 마이크로콘트롤러와의 성능 비교를 수행하였다.