• 제목/요약/키워드: Low delay

검색결과 1,839건 처리시간 0.05초

차량용 레이더를 위한 26GHz 40nm CMOS 광대역 가변 이득 증폭기 설계 (26GHz 40nm CMOS Wideband Variable Gain Amplifier Design for Automotive Radar)

  • 최한웅;최선규;이은규;이재은;임정택;이경혁;송재혁;김상효;김철영
    • 전기전자학회논문지
    • /
    • 제22권2호
    • /
    • pp.408-412
    • /
    • 2018
  • 이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

대심도 복층터널에 설치 가능한 화재연기 확산지연장치 성능 평가 연구 (A evaluation study of a fire smoke diffusion delay device installed in a great depth underground double deck tunnel)

  • 신태균;문정주;양용원;이윤택
    • 한국터널지하공간학회 논문집
    • /
    • 제20권1호
    • /
    • pp.225-234
    • /
    • 2018
  • 국내 대도시 도심지역은 지속적인 인구증가와 교통량의 증가로 심각한 교통혼잡 문제가 발생하고 있다. 교통혼잡 등의 문제를 해결하기 위한 방안으로 서울, 부산 등의 도심지에서는 지하공간을 활용한 소형차 전용 대심도 복층터널 연구가 활발히 이루어지고 있다. 이러한 소형차 전용 대심도 복층터널의 특징은 비교적 단면의 높이가 낮아 터널 내 화재 발생시 화재연기의 전파가 전 차종이 통행 가능한 일반적인 도로 터널보다 빠르게 전파되어 인명피해 발생이 우려된다. 따라서, 소형차 전용 대심도 복층터널에 화재 발생시 화재연기의 확산을 지연시켜 인명피해 발생을 최소화시키는 화재연기 확산지연장치가 필요하다. 선행하여 연구된 대심도 복층터널 화재시 연기확산 방지연구에서 3차원 CFD 해석을 통하여 화재연기 확산지연장치 작동 시 차단 면적에 따라 확산 효과를 분석하였고, 대심도 복층터널 화재연기 확산지연장치 연구개발에서는 대심도 복층터널에 적용성이 뛰어나며 경제적으로 상품가치가 높은 스프링 탄성을 이용한 화재연기 확산지연장치에 대하여 연구하였다. 이에, 본 연구에서는 화재연기 확산을 지연시키기 위한 화재연기 확산지연장치 시제품을 제작하여 화재연기 확산지연 효과를 실험하였으며, 분석 결과 화재연기 확산지연장치 작동 시 화재연기 지연효과가 나타났다. 따라서, 화재연기 확산지연 장치를 대심도 복층터널에 적용시 대피자들의 인명피해를 최소화시킬 수 있을 것으로 판단된다.

신호교차로 지체 산정 비교 (Comparison of Delay Estimates for Signalized Intersection)

  • 조준한;조용찬;김성호
    • 대한교통학회지
    • /
    • 제23권1호
    • /
    • pp.67-80
    • /
    • 2005
  • 신호교차로의 용량 및 서비스수준을 분석하는데 지체를 기본적인 평가척도로 이용하고 있다. 지금까지 연구되어진 다양한 지체모형은 비포화와 포화상태를 고려한 교통조건하에서 교차로 신혼운영전략 및 기하구조 개선에 중요한 척도로 이용되고 있다. 본 연구는 대기행렬모형, 충격파모형, 정상상태 확률적 모형, 시간종속 확률적 모형, 거시적 및 미시적 시뮬레이션 모형에 대한 지체를 비교 ${\cdot}$분석하였다. 분석결과를 보면, v/c ratio가 증가함에 딸 지체는 단조 증가형태를 띠고 있다. 비포화상태에서는 결정적모형과 확률적 모형의 지체 모두 비슷한 값으로 나타났으며, 포화상태에서는 1994 HCM모형을 제외하고는 모두 유사한 곡선의 패턴을 유지하면서 지체값은 어느정도 차이를 보이고 있다. 전통적인 대기행렬모형과 충격파모형은 이미 이론적으로 검증되었듯이 동일한 지체값이 나왔다. 정상상태 확률적 모형인 webster모형은 v/c-0.8이하에서는 2001 KHCM과 거의 동일한 값을 나타냈으며, v/c=1.0에 가까울수록 무한대로 증가하는 경향을 보이고 있다. 시간종속 확률적 모형은 결정적 포화상태모형을 점근선으로 하여 지체를 산정하기 때문에 점진적으로 단조증가 형태를 띠로 있다. 거시결정적 시뮬레이션인 TRANSYT-7F의 두 모형인 link-wise simulation과 step-wise simulation은 v/c=1.0까지는 2001 KHCM모형과 거의 동일한 값을 나타냈으며, v/c=1.0 이상에서는 step-wise simulation이 상대적으로 높게 나타났다. 미시확률적인 시뮬레이션인 NETSIM모형은 개별차량간의 상호작용과 교통량 변화에 따른 미시적인 운전자 형태를 모사하기 때문에 다른 모형에 비해 낮게 나타났다. 또한 TRANSYST-7F와 NETSIM을 비교하였을 때 지체값의 차이가 크게 나타난 것은 차량 형태 알고리즘이 다르기 때문에 이를 비교한다는 것은 큰 의미가 없을 것으로 판단된다.

Low-Swing CVSL 전가산기를 이용한 저 전력 8$\times$8 비트 병렬 곱셈기 설계 (Design of a Low-Power 8$\times$8 bit Parallel Multiplier Using Low-Swing CVSL Full Adder)

  • 강장희;김정범
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.144-147
    • /
    • 2005
  • This paper is proposed an 8$\times$8 bit parallel multiplier for low power consumption. The 8$\times$8 bit parallel multiplier is used for the comparison between the proposed Low-Swing CVSL full adder with conventional CVSL full adder. Comparing tile previous works, this circuit is reduced the power consumption rate of 8.2% and the power-delay-product of 11.1%. The validity and effectiveness of the proposed circuits are verified through the HSPICE under Hynix 0.35$\{\mu}m$ standard CMOS process.

  • PDF

구리 ECMP에서 전류밀도가 재료제거에 미치는 영향 (Effect of Current Density on Material Removal in Cu ECMP)

  • 박은정;이현섭;정호빈;정해도
    • Tribology and Lubricants
    • /
    • 제31권3호
    • /
    • pp.79-85
    • /
    • 2015
  • RC delay is a critical issue for achieving high performance of ULSI devices. In order to minimize the RC delay time, we uses the CMP process to introduce high-conductivity Cu and low-k materials on the damascene. The low-k materials are generally soft and fragile, resulting in structure collapse during the conventional high-pressure CMP process. One troubleshooting method is electrochemical mechanical polishing (ECMP) which has the advantages of high removal rate, and low polishing pressure, resulting in a well-polished surface because of high removal rate, low polishing pressure, and well-polished surface, due to the electrochemical acceleration of the copper dissolution. This study analyzes an electrochemical state (active, passive, transpassive state) on a potentiodynamic curve using a three-electrode cell consisting of a working electrode (WE), counter electrode (CE), and reference electrode (RE) in a potentiostat to verify an electrochemical removal mechanism. This study also tries to find optimum conditions for ECMP through experimentation. Furthermore, during the low-pressure ECMP process, we investigate the effect of current density on surface roughness and removal rate through anodic oxidation, dissolution, and reaction with a chelating agent. In addition, according to the Faraday’s law, as the current density increases, the amount of oxidized and dissolved copper increases. Finally, we confirm that the surface roughness improves with polishing time, and the current decreases in this process.

Low-k Polyimide상의 금속배선 형성을 위한 식각 기술 연구 (A Study on the Etcting Technology for Metal Interconnection on Low-k Polyimide)

  • 문호성;김상훈;안진호
    • 한국재료학회지
    • /
    • 제10권6호
    • /
    • pp.450-455
    • /
    • 2000
  • 실리콘 소자가 더욱 미세화되면서, 발생되는 power consumption, crosstalk와 interconnection delay 등을 감소시키기 위해 $SiO_2$ 대신에 저유전 상수막의 적용이 고려되어진다. 본 논문에서는, 저유전 상수 층간 절연막 재료로 유망한 폴리이미드의 식각 특성에 $O_2/SF_6$ 가스가 미치는 영향을 연구하였다. 폴리이미드의 식각률을 SF(sub)6 가스의 첨가에 따라 산소와 hydrocarbon 폴리머 간의 반응을 억제하는 비휘발성 물질은 fluorine 화합물의 형성에 의해 감소되었다. 반면에, 기판 전극의 전압 증가는 물리적인 충격을 통해 식각 공정을 증가시켰다. 또한 작은 량의 SF(sub)6 가스 첨가는 식각 topography에 바람직하였다. 폴리이미드 식각을 위한 $SiO_2$ hard mask 사용은 산소 플라즈마 식각 하에서 효과적이었다(선택비-30). 반면에 $O_2SF_6$ 가스 조성은 식각 선택비를 4로 저하시키게 되었다. 이러한 결과를 기초로, $1-2\mu\textrm{m}$ 선폭을 가진 PI 2610의 식각을 원활히 수행할 수 있었다.

  • PDF

저자원 환경의 음성인식을 위한 자기 주의를 활용한 음향 모델 학습 (Acoustic model training using self-attention for low-resource speech recognition)

  • 박호성;김지환
    • 한국음향학회지
    • /
    • 제39권5호
    • /
    • pp.483-489
    • /
    • 2020
  • 본 논문에서는 저자원 환경의 음성인식에서 음향 모델의 성능을 높이기 위한 음향 모델 학습 방법을 제안한다. 저자원 환경이란, 음향 모델에서 100시간 미만의 학습 자료를 사용한 환경을 말한다. 저자원 환경의 음성인식에서는 음향 모델이 유사한 발음들을 잘 구분하지 못하는 문제가 발생한다. 예를 들면, 파열음 /d/와 /t/, 파열음 /g/와 /k/, 파찰음 /z/와 /ch/ 등의 발음은 저자원 환경에서 잘 구분하지 못한다. 자기 주의 메커니즘은 깊은 신경망 모델로부터 출력된 벡터에 대해 가중치를 부여하며, 이를 통해 저자원 환경에서 발생할 수 있는 유사한 발음 오류 문제를 해결한다. 음향 모델에서 좋은 성능을 보이는 Time Delay Neural Network(TDNN)과 Output gate Projected Gated Recurrent Unit(OPGRU)의 혼합 모델에 자기 주의 기반 학습 방법을 적용했을 때, 51.6 h 분량의 학습 자료를 사용한 한국어 음향 모델에 대하여 단어 오류율 기준 5.98 %의 성능을 보여 기존 기술 대비 0.74 %의 절대적 성능 개선을 보였다.

#3 #4호기 보령화력발전소 기초공사 정밀발파공법 (Cautious Blasting Works on the Po-Ryong Power Plant #3 #4 Foundation)

  • 허진
    • 기술사
    • /
    • 제21권4호
    • /
    • pp.12-18
    • /
    • 1988
  • On the foundation work of Po-Ryong power plant #3 & #4. It was 30meters away from the running states of #1 & #2 plant site. In order to protect the #1 & #2 power plant facilities & factory structure. Allowable vibration was required below 0.07 gal. Therefore, it had to set up the anti-vibration trench to reduce the vibration reference and secondary. I applied the low gravity and low velocity explosives with M/S delay caps by cautious blasting pattern.

  • PDF

PLL 주파수 합성기를 위한 dual-modulus 프리스케일러와 차동 전압제어발진기 설계 (Design of CMOS Dual-Modulus Prescaler and Differential Voltage-Controlled Oscillator for PLL Frequency Synthesizer)

  • 강형원;김도균;최영완
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2006년도 하계학술대회
    • /
    • pp.179-182
    • /
    • 2006
  • This paper introduce a different-type voltage-controlled oscillator (VCO) for PLL frequency synthesizer, And also the architecture of a high speed low-power-consumption CMOS dual-modulus frequency divider is presented. It provides a new approach to high speed operation and low power consumption. The proposed circuits simulate in 0.35 um CMOS standard technology.

  • PDF

저가형 프로세서를 이용한 DC-DC 컨버터의 디지털 제어 (Digital Control of DC-DC Converter Using Low Cost Processor)

  • 김두일;박효식;김희준
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
    • /
    • pp.1540-1542
    • /
    • 2005
  • In SMPS, digital control techniques are adopted widely. But Digital controlled SMPS has poor performance of regulation and transient response than analog controlled SMPS. Delay time of control computing and low frequency of updating duty ratio make digital controlled SMPS poor performance. This paper proposed the optimized control computation to increase not only frequency of updating duty ratio but also switching frequency of SMPS.

  • PDF