• 제목/요약/키워드: Lift-off Patterning

검색결과 19건 처리시간 0.025초

Development of Diamond-like Carbon Film as Passivation Layers for Power Transistors

  • Chang, Hoon;Lee, Hae-Wang;Chung, Suk-Koo;Shin, Jong-Han;Lim, Dae-Soon;Park, Jung-Ho
    • The Korean Journal of Ceramics
    • /
    • 제3권2호
    • /
    • pp.92-95
    • /
    • 1997
  • Because of the novel characteristics such as chemical stability, hardness, electrical resistivity and thermal conductivity, diamond-like carbon (DLC) film is a suitable material for the passivation layers. For this purpose, using the PECVD, DLC films were synthesized at room temperature. The adhesion and the hardness of the DLC films deposited on Si an SiO2 substrate were measured. The resistivity of 5.3$\times$$10^8$$\Omega$.cm was measured by automatic spreading resistance probe analysis method. The thermal conductivities of different DLC films were measured and compared with that of phospho silicate glass (PSG) film which is commonly used as passivation layers. The thermal conductivity of DLC film was improved by increasing hydrogen flow rate up to 90 sccm and was better than that of PSG film. The patterning techniques of the DLC film developed using the RIE and the lift-off method to form 5$\mu\textrm{m}$ line. Finally, the thermal characteristics of the power transistor with the DLC film as passiviation layer was analyzed.

  • PDF

미세접촉프린팅 공정을 이용한 유연성 유기박막소자(OTFT)설계 및 제작 (Design and Fabrication of Flexible OTFTs by using Nanocantact Printing Process)

  • 조정대;김광영;이응숙;최병오
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2005년도 추계학술대회 논문집
    • /
    • pp.506-508
    • /
    • 2005
  • In general, organic TFTs are comprised of four components: gate electrode, gate dielectric, organic active semiconductor layer, and source and drain contacts. The TFT current, in turn, is typically determined by channel length and width, carrier field effect mobility, gate dielectric thickness and permittivity, contact resistance, and biasing conditions. More recently, a number of techniques and processes have been introduced to the fabrication of OTFT circuits and displays that aim specifically at reduced fabrication cost. These include microcontact printing for the patterning of metals and dielectrics, the use of photochemically patterned insulating and conducting films, and inkjet printing for the selective deposition of contacts and interconnect pattern. In the fabrication of organic TFTs, microcontact printing has been used to pattern gate electrodes, gate dielectrics, and source and drain contacts with sufficient yield to allow the fabrication of transistors. We were fabricated a pentacene OTFTs on flexible PEN film. Au/Cr was used for the gate electrode, parylene-c was deposited as the gate dielectric, and Au/Cr was chosen for the source and drain contacts; were all deposited by ion-beam sputtering and patterned by microcontact printing and lift-off process. Prior to the deposition of the organic active layer, the gate dielectric surface was treated with octadecyltrichlorosilane(OTS) from the vapor phase. To complete the device, pentacene was deposited by thermal evaporation and patterned using a parylene-c layer. The device was shown that the carrier field effect mobility, the threshold voltage, the subthreshold slope, and the on/off current ratio were improved.

  • PDF

Hybrid-type stretchable interconnects with double-layered liquid metal-on-polyimide serpentine structure

  • Yim, Doo Ri;Park, Chan Woo
    • ETRI Journal
    • /
    • 제44권1호
    • /
    • pp.147-154
    • /
    • 2022
  • We demonstrate a new double-layer structure for stretchable interconnects, where the top surface of a serpentine polyimide support is coated with a thin eutectic gallium-indium liquid metal layer. Because the liquid metal layer is constantly fixed on the solid serpentine body in this liquid-on-solid structure, the overall stretching is accomplished by widening the solid frame itself, with little variation in the total length and cross-sectional area of the current path. Therefore, we can achieve both invariant resistance and infinite fatigue life by combining the stretchable configuration of the underlying body with the freely deformable nature of the top liquid conductor. Further, we fabricated various types of double-layer interconnects as narrow as 10 ㎛ using the roll-painting and lift-off patterning technique based on conventional photolithography and quantitatively validated their beneficial properties. The new interconnecting structure is expected to be widely used in applications requiring high-performance and high-density stretchable circuits owing to its superior reliability and capability to be monolithically integrated with thin-film devices.

나노임프린트를 이용한 바이오칩용 나노 패턴 제작 (Fabrication of Nanopatterns for Biochip by Nanoimprint Lithography)

  • 최호길;김순중;오병근;최정우
    • KSBB Journal
    • /
    • 제22권6호
    • /
    • pp.433-437
    • /
    • 2007
  • 본 연구에서는 나노임프린트 리소그래피를 이용하여 500 nm line, 600 nm pore, $1{\mu}m$ pore, $2.5{\mu}m$ pore의 마이크로 수준에서 나노 수준에 이르는 다양한 크기와 모양의 nanopore 형태 패턴을 제작하였다. Thermal imprint 방식과 달리 상온, 저압에서 임프린팅이 가능하며 사용되는 스탬프의 수명을 늘리고 보다 미세하고 복잡한 형태의 패턴을 제작할 수 있는 UV-assisted imprint 방식을 사용하였다. E-beam lithography로 패턴을 각인한 quartz소재의 스탬프를 사용하였으며 스탬프의 재질이 투명하여 UV 조사시 UV curable resin이 경화될 수 있도록 하였다. 또한 스탬프의 표면을 (heptadecafluoro-1,1,2,2-tetrahydrodecyl) trichlorosilane의 monolayer 층으로 미리 코팅하여 임프린트 후 스탬프와 기판과의 releasing을 쉽게함과 동시에 패턴의 일부가 스탬프에 묻어 나와 전사된 패턴에 defect가 없도록 하였다. 또한, gold를 미리 증착하여 임프린팅함으로써 lift-off 시에 필요한 hi-layer 층이 필요 없게 되어 산소 플라즈마를 이용한 에칭이 더욱 쉽고 lift-off 공정이 생략될 수 있도록 하였다. 나노임프린트 공정에 있어 가장 큰 문제점은 잔여층의 생성이며 이러한 잔여층을 제거하고자 산소 플라즈마 에칭을 하였다. 에칭공정을 통해 gold의 표면이 완전히 드러났으며 산소 플라즈마를 통해 gold의 표면이 친수성으로 바뀌어 추후 단백질 고정화를 더욱 쉽게 하였다. 그리하여 나노임프린트 기술을 이용해 나노크기의 바이오소자 제작을 가능하게 하였다.

ZnO 반도체 나노선의 패턴 성장 및 전계방출 특성 (Patterned Growth of ZnO Semiconducting Nanowires and its Field Emission Properties)

  • 이용구;박재환;최영진;박재관
    • 한국세라믹학회지
    • /
    • 제47권6호
    • /
    • pp.623-626
    • /
    • 2010
  • We synthesized ZnO nanowires patterned on Si substrate and investigated the field emission properties of the nanowires. Firstly, Au catalyst layers were fabricated on Si substrate by photo-lithography and lift-off process. The diameter of Au pattern was $50\;{\mu}m$ and the pattern was arrayed as $4{\times}4$. ZnO nanowires were grown on the Au catalyst pattern by the aid of Au liquid phase. The orientation of the ZnO nanowires was vertical on the whole. Sufficient brightness was obtained when the electric field was $5.4\;V/{\mu}m$ and the emission current was $5\;mA/cm^2$. The threshold electric field was $5.4\;V/{\mu}m$ in the $4{\times}4$ array of ZnO nanowires, which is quite lower than that of the nanowires grown on the flat Si substrate. The lower threshold electric field of the patterned ZnO nanowires could be attributed to their vertical orientation of the ZnO nanowires.

전력 트랜지스터의 특성에 미치는 다이아몬드상 카본 passivation 막의 효과 (Effect of diamond-like carbon film as passivation layer on characteristics of power transistor)

  • 박정호;임대순;정석구;장훈;신종한
    • 전자공학회논문지A
    • /
    • 제33A권11호
    • /
    • pp.97-104
    • /
    • 1996
  • Because of the novel characteristics such as chemical stability, hardness, electrical resistivity and thermal conductance, diamond-like carbon (DLC) film is a suitable materials for the passivation layers. For this purpose, DLC films are synthesized under various conditions and are characterized. Adhesive stregth is excellent and increased with the increase of the hydrogen gas flow rate. The resistivity of approximately 5.3X10$^{8}{\Omega}{\cdot}cm$ is measured by automatic spreading resistance probe analysis method. The thermal conductivity of DLC films is superior to that of PSG oxide and improved by increasing the hydrogen gas flow rate. The patterning techniques of the DLC films is developed using the lift-off and RIE methods to form 5${\mu}$m line. Finally, power transistor with the DLC film as passivation layer is fabricated and analyzed. The test result shows the improsved long-term stability and higher breakdown voltage.

  • PDF

나노 소자의 응용을 위한 표면 패터닝 기술을 이용한 평형한 나노구조물 형성 (Formation of parallel nanostructures by Surface-Patterning Technique for the Application to Nano-Device)

  • 김유덕;김형진;홍병유
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 추계학술대회 논문집
    • /
    • pp.514-514
    • /
    • 2007
  • 1차원 구조를 갖는 나노 와이어들은 나노 소자를 구현하기 위한 building-block으로 많은 과학자들의 주목을 받고 있고 또한 연구되고 있다. 하지만 그것을 정확하게 위치시키고 일정한 간격으로 정렬시키기 위한 기술 개발은 아직도 해결해야 할 큰 과제로 남아 있다. 이 논문에서, 우리는 ahsing 기술과 표면 패터닝 기술을 이용하여 대면적의 실리콘웨이퍼 위에 DNA(deoxyribonucleic acid)를 기반으로 한 금 나노 와이어를 정확하게 위치시키고 일정한 간격으로 정렬시킬 수 있는 새로운 제어 기술을 제안한다. 먼저 우리는 포토 리소그래피 공정과 $O_2$ 플라즈마 ashing 기술을 이용하여 선폭을 100 nm로 감소 시켰다. 그리고 자기조립단분자막 (self-assembled monolayers; SAMs) 방법과 lift-off 공정을 반복함으로서 1-octadecyltrichlorosilane(OTS) 층과 aminopropylethoxysilane(APS) 층을 형성하였다. 마지막으로 DNA 용액을 샘플 표면 위에 도포하고 분자 빗질 방법으로 DNA를 한 방향으로 정렬 시켰고 금 나노입자 용액을 처리하였다. 그 결과 금 나노 와이어는 $10{\mu}m$ 간격으로 일정하게 정열 되었고, APS 층에만 정확하게 정렬되었다. 우리는 금 나노 와이어를 관찰하기 위하여 원자간력 현미경 (Atomic Force Microscope AFM)을 사용하였다.

  • PDF

질소가스 분위기의 저진공으로 증착된 Au-black의 적외선 흡수도 (Infrared absorbance of the Au-black deposited under nitrogen gas-filled low vacuum condition)

  • 오광식;김동진;김진섭;이정희;이용현;이재신;한석용
    • 대한전자공학회논문지SD
    • /
    • 제37권2호
    • /
    • pp.13-21
    • /
    • 2000
  • 장파장 적외선 흡수체로 응용하기 위한 Au-black을 질소가스 분위기의 저진공에서 Au를 증발원으로 하여 제조하였고, 증착조건에 따른 Au-black의 미세구조 분석, 적외선 흡수도 측정 및 패턴형성 실험을 통해 Au-black의 특성을 조사하였다. 단위면적당 질량이 약 600 $\mu\textrm{g}$/㎝/sup 2/이고, 챔버압력이 약 1 Torr이상인 증착조건으로 제조된 Au-black에서 적외선이 포획되는 높은 밀도의 미세공동이 존재하였고, 이 Au-black의 적외선 흡수도는 3∼14 $\mu\textrm{g}$의 파장범위에서 대체로 90%정도였다. 약 900 $\mu\textrm{g}$/cm/sup 2/이하의 단위면적당 질량을 갖는 Au-black의 경우 감광액 lift-off 공정에 의한 패턴형성이 가능하였다. 적외선 흡수도, 열용량 및 패턴형성을 고려할 매 적외선 흡수체로서의 Au-black을 제조하기 위해서는 챔버압력이 약 1 Torr이고, 단위면적당 질량이 약 600 $\mu\textrm{g}$/cm/sup 2/인 증착조건이 가장 적합하였다.

  • PDF

Improvement of Electrical Characteristics in Double Gate a-IGZO Thin Film Transistor

  • 이현우;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.311-311
    • /
    • 2016
  • 최근 고성능 디스플레이 개발이 요구되면서 기존 비정질 실리콘(a-Si)을 대체할 산화물 반도체에 대한 연구 관심이 급증하고 있다. 여러 종류의 산화물 반도체 중 a-IGZO (amorphous indium-gallium-zinc oxide)가 높은 전계효과 이동도, 저온 공정, 넓은 밴드갭으로 인한 투명성 등의 장점을 가지며 가장 연구가 활발하게 보고되고 있다. 기존에는 SG(단일 게이트) TFT가 주로 제작 되었지만 본 연구에서는 DG(이중 게이트) 구조를 적용하여 고성능의 a-IGZO 기반 박막 트랜지스터(TFT)를 구현하였다. SG mode에서는 하나의 게이트가 채널 전체 영역을 제어하지만, double gate mode에서는 상, 하부 두 개의 게이트가 동시에 채널 영역을 제어하기 때문에 채널층의 형성이 빠르게 이루어지고, 이는 TFT 스위칭 속도를 향상시킨다. 또한, 상호 모듈레이션 효과로 인해 S.S(subthreshold swing)값이 낮아질 뿐만 아니라, 상(TG), 하부 게이트(BG) 절연막의 계면 산란 현상이 줄어들기 때문에 이동도가 향상되고 누설전류 감소 및 안정성이 향상되는 효과를 얻을 수 있다. Dual gate mode로 동작을 시키면, TG(BG)에는 일정한 positive(or negative)전압을 인가하면서 BG(TG)에 전압을 가해주게 된다. 이 때, 소자의 채널층은 depletion(or enhancement) mode로 동작하여 다른 전기적인 특성에는 영향을 미치지 않으면서 문턱 전압을 쉽게 조절 할 수 있는 장점도 있다. 제작된 소자는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. 표준 RCA 클리닝을 진행한 후 BG 형성을 위해 150 nm 두께의 ITO를 증착하고, BG 절연막으로 두께의 SiO2를 300 nm 증착하였다. 이 후, 채널층 형성을 위하여 50 nm 두께의 a-IGZO를 증착하였고, 소스/드레인(S/D) 전극은 BG와 동일한 조건으로 ITO 100 nm를 증착하였다. TG 절연막은 BG 절연막과 동일한 조건에서 SiO2를 50 nm 증착하였다. TG는 S/D 증착 조건과 동일한 조건에서, 150 nm 두께로 증착 하였다. 전극 물질과, 절연막 물질은 모두 RF magnetron sputter를 이용하여 증착되었고, 또한 모든 patterning 과정은 표준 photolithography, wet etching, lift-off 공정을 통하여 이루어졌다. 후속 열처리 공정으로 퍼니스에서 질소 가스 분위기, $300^{\circ}C$ 온도에서 30 분 동안 진행하였다. 결과적으로 $9.06cm2/V{\cdot}s$, 255.7 mV/dec, $1.8{\times}106$의 전계효과 이동도, S.S, on-off ratio값을 갖는 SG와 비교하여 double gate mode에서는 $51.3cm2/V{\cdot}s$, 110.7 mV/dec, $3.2{\times}108$의 값을 나타내며 훌륭한 전기적 특성을 보였고, dual gate mode에서는 약 5.22의 coupling ratio를 나타내었다. 따라서 산화물 반도체 a-IGZO TFT의 이중게이트 구조는 우수한 전기적 특성을 나타내며 차세대 디스플레이 시장에서 훌륭한 역할을 할 것으로 기대된다.

  • PDF