• 한국인터넷방송통신학회논문지
• /
• 제23권5호
• /
• pp.109-114
• /
• 2023

본 논문에서는 Ka-대역 소형 레이더에 적용하기 위한 65-nm CMOS 기반 2채널 이미지 제거 수신기를 기술하였다. 설계된 수신기는 Low-Noise Amplifier (LNA), IQ mixer 및 Analog Baseband (ABB) 회로로 구성된다. ABB 내에 complex filter를 포함하여 원하지 않는 이미지 성분을 억제할 수 있으며, RF 및 ABB의 가변 이득 증폭기 (VGA)에서 이득을 4.5-56 dB 범위에서 조절할 수 있어 수신기의 동적 영역을 확보할 수 있다. 이득 조절은 수신기에 내장된 SPI 컨트롤러를 통해 수행된다. 수신기 칩은 Ka-대역 목표주파수 내 이득 36 dB에서 잡음지수 <15 dB, OP1dB >4 dBm, 이미지 제거비 >30 dB, 채널 간 격리도 >45 dB 특성을 보였다. 본 수신기는 1.2 V 공급전압에서 420 mA를 소모하며, 칩 면적은 4000×1600 ㎛ 이다.

• 한국인터넷방송통신학회논문지
• /
• 제23권5호
• /
• pp.123-129
• /
• 2023

MIMO 안테나는 오래 전부터 다양한 연구가 활발하게 수행되어온 분야로 그 설계 개념이 보편적으로 잘 알려져 있다. 하지만 최근 주목받고 있는 자율주행 레이더용 MIMO 안테나는 기존의 일반적인 MIMO 안테나들과 다르게 밀리미터파 대역인 W대역을 사용할 뿐만 아니라 자율주행 레이다의 성능을 만족하기 위한 새로운 설계 조건들을 충족시켜야 한다. 따라서 자율주행 레이다용 MIMO 안테나의 설계와 빔 패턴 검증은 기존과 다른 새로운 접근을 필요로 한다. 본 논문에서는 W대역 자율주행 레이다의 설계 조건들을 만족하는 MIMO 안테나를 설계하며, 그 설계 과정을 소개하고, 자율주행 레이다에 결합된 W대역 MIMO 안테나의 빔 패턴 검증 방법을 제안한다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.41-47
• /
• 2016

고효율 영상 부호화 기술인 high efficiency video coding (HEVC)은 부호화 효율을 높이기 위하여 coding tree unit (CTU)을 사용한다. CTU는 coding unit (CU), prediction unit (PU), transform unit (TU)으로 구성되며 모든 가능한 경우의 CU, PU, TU 분할연산을 통해 최적의 분할 조합을 찾아내게 된다. 블록 분할 연산의 복잡도를 감소시키기 위하여 본 논문은 움직임 벡터에 의한 관심 영역 CTU 추출에 근거하는 PU 분할 결정 방법과 이전에 부호화된 프레임의 같은 위치의 CTU 정보를 사용하는 CU 깊이 결정 분할 알고리즘을 제안한다. 첫 번째 방법은 프레임 중 움직임이 많은 동적 CTU 부분과 움직임이 적은 정적 CTU 부분으로 나누어 정적인 영역에 대해 PU 분할 연산을 감소시키는 방법이며, 두 번째 방법은 이전 프레임의 CTU 깊이 정보를 기반으로 현재 CTU의 분할 깊이를 미리 예측하여 CU 분할 연산을 감소시킨다. 결과적으로 제안하는 알고리즘은 HEVC test model (HM) 14.0 버전 대비 BDBR 손실은 2.5% 발생했지만, 전체 부호화 시간이 약 44.8%로 크게 감소했다.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.49-55
• /
• 2021

최근 소형 추적 레이더는 다양한 환경에서 표적을 획득하고, 추적하여 한 번의 타격으로 표적의 시스템을 무능화 시킬 수 있는 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더는 넓은 대역폭의 신호를 실시간으로 처리하고, 소형 추적 레이더의 성능 요구 조건을 충족할 수 있는 신호처리기의 구현이 필요하다. 본 논문에서는 소형 밀리미터파 추적 레이더의 신호처리기 역할과 기능을 수행할 수 있는 신호처리기를 설계하였다. 소형 밀리미터파 추적 레이더를 위한 신호처리기는 8채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 신호처리기의 요구사항을 만족하기 위해 고성능 프로세서 및 ADC (Analog-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여 신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하여 구현한 신호처리기를 검증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제23권6호
• /
• pp.185-190
• /
• 2023

최근 추적레이더는 다양한 환경에서 높은 해상도로 표적의 정보를 획득하기 위한 밀리미터파 추적레이더의 개발을 요구한다. 밀리미터파 추적레이더의 개발은 밀리미터파 추적레이더에 적용할 수 있는 송·수신 구성품의 개발과 동시에 추적레이더의 적용성을 필요로 한다. 개발된 송·수신 구성품의 적용성을 검증하기 위해서는 추적레이더의 운용개념을 적용한 송·수신 구성품을 제어하고, 상태를 확인할 수 있는 신호획득장치의 개발을 요구한다. 본 논문에서는 밀리미터파 추적레이더를 위해 개발된 구성품의 적용성을 확인할 수 있는 신호획득장치를 설계하였다. 구현한 신호획득장치는 수신신호를 검증하기 위해 4채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 또한 추적레이더의 운용개념을 적용한 구성품 제어는 RS422, RS232, SPI 통신과 송수신구간 제어신호 생성으로 제어를 할 수 있도록 설계하였다. 마지막으로 신호획득장치 성능시험으로 구현한 신호획득장치를 검증하였다.