• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.327-334
• /
• 2016

본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 변환양자화기 하드웨어 구조를 제안한다. HEVC 변환기는 율-왜곡 비용을 비교하여 최적의 변환모드를 결정하지만 율-왜곡 비용은 변환과, 양자화, 역양자화 그리고 역변환을 통해 계산된 왜곡 값과 비트 량으로 결정된다. 따라서 상당히 많은 연산량과 소요시간이 필요하기 때문에 고해상도/고화질의 영상을 실시간으로 처리하는데 어려움이 따른다. 본 논문에서는 변환을 통한 계수의 합계를 비교하여 변환모드를 결정하는 방법을 제안한다. 성능 평가 지표는 BD-PSNR과 BD-Bitrate를 사용하였으며, 실험 결과를 토대로 영상의 화질에서 큰 변화 없이 신속하게 모드를 결정할 수 있음을 확인하였다. 제안하는 하드웨어 구조는 변환모드에 따라 다른 값을 동일한 출력에 할당하고 곱셈 계수가 최대한 중복되도록 구성하여 하드웨어 면적을 감소시키고 연속적인 파이프라인 동작으로 구현함으로써 성능을 높였으며, 기존의 제안된 논문에서 사용한 공정 대비 더 큰 공정을 사용한 것을 감안하여 면적은 1/2배 감소, 성능은 2.3배 증가하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2007년도 추계 종합학술대회 논문집
• /
• pp.837-841
• /
• 2007

최근 영상을 중심으로 여러 형태의 정보를 결합하여 저장하거나 전송하는 멀티미디어가 많은 관심을 받고 있다. 현재 카메라와 관련된 동영상 캡처기술은 Motion JPEG이 주류를 이루고 있으며, 텔레비전, DMB 등의 방송 분야 및 DVD, VCR 분야에서는 MPEG-2, MPEG-4, H.264 및 WMV9 등의 압축 코덱이 채용되고 사용되고 있다. 그러나 이러한 다양한 영상 표준방식은 디코딩시 호환성 문제가 발생하게 되고 이에 따라 통합 코덱 연구가 필요하다. 이에 본 논문은 일반적 스텝 양자화외에 데드존 양자화를 사용하고 "$4{\times}4$", "$4{\times}8$", "$8{\times}4$", "$8{\times}8$"의 다양한 블록크기의 변환을 지원하는 VC-1을 기반으로 한 ITIQ C언어를 통해 시뮬레이션하고 최적화된 결과를 VHDL로 구현하여 향후 통합코덱 연구에 응용 가능하도록 연구 및 분석평가 하였다. 설계결과 4:2:0의 YCbCr포맷의 최초 $16{\times}16$블록을 복원하는데 483~510클록이 소요되었고 Xilinx XCVPC100 FF1696-6 환경에서 93,128개의 게이트 수와 71.469MHz의 동작속도를 나타내었다. 이는 640*480 크기의 컬러영상을 디코딩 하는데 프레임 당 최대 0.0074초가 소요됨을 의미하며 초당 30프레임의 영상에서도 0.222초면 디코딩이 가능한 결과이다.

• Journal of Electrical Engineering and Technology
• /
• 제13권5호
• /
• pp.2074-2079
• /
• 2018

Global state space's optimal policy is used for offline controller in the form of table by using Dynamic Programming. If an optimal policy table has a large amount of control data, it is difficult to use the system in a low capacity system. To resolve these problem, controller using the compressed optimal policy table is proposed in this paper. A DCT is used for compression method and the cosine function is used as a basis. The size of cosine function decreased as the frequency increased. In other words, an essential information which is used for restoration is concentrated in the low frequency band and a value of small size that belong to a high frequency band could be discarded by quantization because high frequency's information doesn't have a big effect on restoration. Therefore, memory could be largely reduced by removing the information. The compressed output is stored in memory of embedded system in offline and optimal control input which correspond to state of plant is computed by interpolation with Inverse DCT in online. To verify the performance of the proposed controller, computer simulation was accomplished with a one link inverted pendulum.

• 한국정밀공학회지
• /
• 제22권9호
• /
• pp.99-106
• /
• 2005

In recent years, vision sensors are widely used to mobile robot for navigation or exploration. The analog signal transmission of visual data being used in this area, however, has some disadvantages including noise weakness in view of the data storage. A large amount of data also makes it difficult to use this method for a mobile robot. In this paper, a digital data compressing technology based on MPEG4 which substitutes for analog technology is proposed to overcome the disadvantages by using DWT(Discreate Wavelet Transform) instead of DCT(Discreate Cosine Transform). The TI Company's DSP chip, TMS320C6711, is used for the image encoder, and the performance of the proposed method is evaluated by PSNR(Peake Signal to Noise Rates), QP(Quantization Parameter) and bitrate.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1377-1384
• /
• 1997

We propose a new scheme to provide the fast forward and reverse(FF/R) functions to users in Video On Demand Service System. The proposed scheme is to use only I and P pictures obtained by sampling MPEG2 bit-steam. New frame raes for FF/R play are specified with parameters of MPEG2 syntrx. Bits of I and P pictures are reduced in three steps: Variable length decoding(VLD), Inverse quantization and Requantization. The proposed scheme is ecnomical in the sense that it can provide FF/R function without any additional requirement on the bandwidth and on the storage media in video server.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.371-372
• /
• 2007

In this paper we present performance and implementation comparisons of high performance two dimensional forward and inverse Discrete Cosine Transform (2D-DCT/IDCT) algorithm and low power algorithm for $8{\times}8$ 20 DCT and quantization based on partial sum and its corresponding hardware architecture for FPGA in MPEG-4. The architecture used in both low power 20 DCT and 2D IDCT is based on the conventional row-column decomposition method. The use of Fast algorithm and distributed arithmetic(DA) technique to implement the DCT/IDCT reduces the hardware complexity. The design was made using Mentor Graphics Tools for design entry and implementation. Mentor Graphics ModelSim SE6.1f was used for Verilog HDL entry, behavioral Simulation and Synthesis. The 2D DCT/IDCT consumes only 50% of the Operating Power.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2071-2078
• /
• 2009

비디오 코팅에서 첫 번째 프레임은 많은 비트를 발생시키는 인트라 모드로 압축되고 다음 프레임의 인터 모드 압축에 사용되기 때문에 첫 프레임을 위한 초기 QP (Quantization Parameter) 값은 첫 프레임뿐만 아니라 이후 프레임에도 영향을 주게 된다. 일반적으로 초기 QP 값은 bpp 값에 따라 4가지 값 중에 하나로 설정되는데, 저 전송률 비디오 코딩의 경우 전송률에 상관없이 35의 값으로 설정된다. 이렇게 설정하는 것은 간단한 반면 부정확한 문제가 있다. 정확한 초기 QP 값 예측을 위해서는 bpp 뿐만 아니라 영상의 복잡도와 전송률도 함께 고려하여야 한다. 제안하는 알고리즘에서는 전송 대역폭과 최적 초기 QP 값 사이에 존재하는 선형 반비례 관계를 모델링하기 위하여 선형 모델을 사용하였고, 첫 프레임의 공간적 복잡도에 따라 모델 파라미터를 결정하였다. 실험 결과는 제안하는 방법이 기존의 JM 알고리즘에 비해 정확하게 최적의 초기 QP 값을 예측하고 PSNR 성능도 더 우수함을 보여준다.

• 한국정보통신학회논문지
• /
• 제23권1호
• /
• pp.84-89
• /
• 2019

JPEG은 가장 널리 사용되는 이미지 압축 표준 기술이다. 본 논문에서는 JPEG 이미지 압축 알고리즘을 소개하고 압축 및 압축 해제의 각 단계를 서술하고자 한다. 이미지 압축은 디지털 이미지를 데이터 압축을 적용하는 과정이다. 이산코사인변환은 시간 도메인에서 주파수 도메인으로 변환하는 기술이다. 먼저, 이미지는 8 by 8 픽셀 블록으로 분할하게 된다. 둘째, 위에서 아래로 왼쪽에서 오른쪽으로 진행하면서 DCT가 각각의 블록에 적용하게 된다. 셋째, 각 블록은 양자화를 통해 압축을 진행한다. 넷째, 이미지를 구성하는 압축된 블록의 행렬은 크게 줄어든 공간에 저장된다. 끝으로, 원하는 경우 이미지는 역이산코사인변환(IDCT)을 사용하는 프로세스인 압축 해제를 통해 재구성하게 된다. 본 연구에서는 이산코사인변환 기법을 이용해 이미지 압축/복원 및 재구성하는 것에 목적을 두고 있다.

• 한국통신학회논문지
• /
• 제29권1C호
• /
• pp.102-110
• /
• 2004

본 논문에서는 이차원 이산 웨이블릿 변환을 이용한 실시간 영상 압축 및 복원 프로세서의 구조를 제안하고 ASIC(Application specific integrated circuit) 라이브러리를 이용하여 최소의 하드웨어로 구현하였다. 구현된 하드웨어에서 데이터 패스부는 웨이블릿 변환과 역변환을 수행하는 DWT 커널(Kernel)부, 양자화기 및 역양자화기, 허프만 엔코더 및 디코더, 웨이블릿 역변환 시 계수의 덧셈을 수행하는 덧셈기 및 버퍼, 그리고 입출력을 위한 인터페이스와 버퍼로 구성하였다. 제어부는 프로그래밍 레지스터와 명령어를 디코딩하여 제어 신호를 생성하는 주 제어부, 그리고 상태를 외부로 알리는 상태 레지스터로 구성된다. 프로그래밍 조건에 따라서 영상을 압축할 때의 출력은 웨이블릿 계수, 양자화 계수 혹은 양자화 인덱스, 그리고 허프만 코드 중에서 선택하여 발생할 수 있고 영상을 복원할 때의 출력은 허프만 디코딩 결과, 복원된 양자화 계수 그리고 복원된 웨이블릿 계수 중에서 선택하여 발생할 수 있다. 프로그래밍 레지스터는 총 16개로 구성되어 있는데 각각이 한번의 수직 혹은 수평 방향의 웨이블릿 변환을 수행할 수 있고 각각의 레지스터들이 차례대로 동작하기 때문에 4 레벨의 웨이브릿 변환을 한번의 프로그래밍으로 수행가능하다. 구현된 하드웨어는 Hynix 0.35m CMOS 공정의 합성 라이브러리를 가지고 Synopsys 합성툴을 이용하여 게이트 레벨의 네트리스트(Netlist)를 추출하였고 이 네트리스트로부터 Vela 툴을 이용하여 타이밍정보를 추출하였다. 추출된 네트리스트와 타이밍정보(sdf 파일)를 입력으로 하여 NC-Verilog를 이용하여 타이밍 시뮬레이션을 수행하여 구현된 회로를 검증하였다. 또한 Apollo 툴을 이용하여 PNR(Place and route) 및 레이아웃을 수행하였다. 구현된 회로는 약 5만 게이트의 적은 하드웨어 자원을 가지고 최대 80MHz에서 동작 가능하였다.

• 한국정보처리학회논문지
• /
• 제4권3호
• /
• pp.880-894
• /
• 1997

본 논문에서는 양자화 계수가 0이 되는 위치를 예측하여 축소된 영역내에서 DCT (Discrete Cosine Trans-form)를 수행하는 새로운 알고리즘을 제안한다. 이 제안한 알고 리즘은 FDCT(Forward DCT)와 IDCT(Inverse DCT)의 계산량을 줄여 부호와 시간과 복호 화 시간을 감소시킬 뿐만 아니라, 허프만(huffiman) 부호화시에도 각각의 불럭에 대하여 분류된 블럭 크기에 따라 각기 다른 수평 수직 지그재그 스캔을 수행함으로써 압축률 을 증가시킨다. 기존의 영상 부호화 방법은 모든 블럭에 대하여 똑같은 DCT 계산과 지그재그 스캔을 행한다. 그렇지만, 제안한 알고리즘은 부호화시에 분류된 블럭 크기 밖의 양자화 계수에 대해 FDCT를 계산하는 대신 0을 대입함FDCT 계산 시간을 줄인다. 또한, 복호화시에는 분류된 블럭 크기내에 존재하는 역양자화 계수만 가지고 IDCT를 수행함으로써 IDCT 계산 시간을 줄인다. 추가하여, 제안한 알고리즘은 분류된 블럭 특성에 적합한 수평 수직 지그재그 스캔을 수행함으로써 Run-length를 줄여서, 향상된 압축률을 제공한다. 한편, 제안한 알고리즘은 DCT에서 압축률과 화질면에서는 최적이지만 부호와 시간과 복호화 시간이 많이 걸리는 16*16 블럭의 처리에도 적용되어질 수 있다. 또한, 실시간을 요구하는 동영상 부호화로 확장되어 질 수 있다.