• 정보처리학회논문지D
• /
• 제19D권3호
• /
• pp.237-246
• /
• 2012

글로벌 포지셔닝 시스템(GPS)의 기술이 점점 발전하고 있으나, 그 정확성은 건물의 내부나 지하도로에서의 위치인식이 아닌, 실외에서의 위치인식에서만 적합하다. 건물의 내부나 지하도로에 대한 위치 인식의 응용분야에 대하여, 글로벌 포지셔닝 시스템은 빌딩의 내부나 지하도로에서 정확한 위치인식을 요구 받을 경우, 건축구조물들로 인하여 정확성을 달성할 수 없다. 왜냐하면 사람이 필요로 하는 공간은 건물의 내부나 지하도로에서 수 평방미터에 불과한 매우 작은 공간이기 때문이다. 위치추정에 기반을 둔 수신신호강도(RSS)는 거의 모든 건물과 지하도로에서 수신이 가능한 무선 근거리통신망, IEEE 802.11, WiFi 전파신호 위치추정을 이용한 방안으로서, 특별히, 매우 좋은 선택이 될 수 있다. 이와 같은 위치추정시스템들의 근본적인 필요성은 특정 위치에서 수신신호 강도를 이용하여 통신기지국으로부터 모바일장치에 이르는 위치의 평가를 가능하도록 하는 것이다. 이와 같은 과정에서 발생하는 다중 경로 페이딩 현상들은 위치추정에서 불확실성의 원인으로서, 수신신호강도를 예측하기 어렵게 만든다. 이와 같은 문제들을 해결하기 위하여, 신경망과 푸시-풀 평가 방법의 결합은 건물의 내부나 지하도로에서 모바일장치들을 이용하여 위치의 결정을 학습하고, 결정할 수 있도록 적용된다.

• 한국통신학회논문지
• /
• 제29권11A
• /
• pp.1263-1270
• /
• 2004

OFDM (Orthogonal Frequency Division Multiplexing) 기반의 무선 랜 모뎀에 사용되는 고속/저전력 64-점 FFT/IFFT 프로세서 코어를 설계하였다. Radix-2/4/8 DIF (Decimation-In-Frequency) FFT 알고리듬을 R2SDF (Radix-2 Single-path Delay Feedback) 구조에 적용하여 설계하였으며, 내부 데이터 흐름 특성에 대한 분석을 토대로 데이터 패스의 불필요한 switching activity를 제거함으로써 전력소모를 최소화하였다. 회로 레벨에서는 내부의 상수 곱셈기와 복소수 곱셈기를 절사형(truncated) 구조로 설계하여 칩 면적과 전력소모가 감소되도록 하였다. Verilog-HDL로 설계된 64점 FFT/IFFT 코어는 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 28,100 게이트로 합성되었으며, 추출된 게이트 레벨 netlist와 SDF를 이용한 타이밍 시뮬레이션 결과, 50-MHz＠2.5-V로 안전하게 동작하는 것으로 검증되어 64점 FFT/IFFT 연산에 1.3-${\mu}\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어를 FPGA에 구현하여 다양한 테스트 벡터로 동작시킨 결과 정상 동작함을 확인하였으며, 50-dB 이상의 신호대잡음비(SNR) 성능과 50-MHz＠2.5-V 동작조건에서 약 69.3-mW의 평균 전력모소를 나타내었다.