• 전자공학회논문지
• /
• 제53권11호
• /
• pp.66-70
• /
• 2016

본 논문에서는 심장박동 측정 레이더 송수신기용 24 GHz I/Q 발생기를 제안한다. 공정 변화에 따른 I/Q LO 신호간의 부정합 특성을 개선하기 위하여 인덕터와 캐패시터로 구성된 high-pass 위상천이기와 low-pass 위상천이기 기반 24 GHz I/Q LO 발생기를 제안하였다. 제안한 24 GHz I/Q 발생기는 LO 버퍼와 high-pass 위상천이기와 low-pass 위상천이기 구성된 24 GHz I/Q LO 발생기는 65 nm CMOS 공정에서 설계되었고, 전원 전압 1 V에서 8 mA의 전류를 소모하면서 24.05 GHz에서 24.25 GHz의 주파수 대역에서 7.5 dB의 전압 이득, 2.3 dB의 잡음 지수, 공정 및 온도 변화에 대해 0.1 dB의 I/Q 이득 부정합, 4.3도의 I/Q 위상 부정합의 성능을 보인다.

• ETRI Journal
• /
• 제36권1호
• /
• pp.12-21
• /
• 2014

In this paper, we propose a new digital blind in-phase/quadrature-phase (I/Q) mismatch compensation technique for image rejection in a direct-conversion receiver (DCR). The proposed image-rejection circuit adopts DC offset cancellation and a sign-sign least mean squares (LMS) algorithm with a unique step size adaptation both for a fast and precise I/Q mismatch estimation. In addition, several performance-optimizing design considerations related to accuracy, speed, and hardware simplicity are discussed. The implementation of the proposed circuit in an FPGA results in an image-rejection ratio (IRR) of 65 dB, which is the best performance with modulated signals, along with an adaptation time of 0.9 seconds, which is a tenfold increase in the compensation speed as compared to previously reported circuits. The proposed technique will be a promising solution in the area of image rejection to increase both the speed and accuracy of future DCRs.

• ETRI Journal
• /
• 제26권5호
• /
• pp.501-504
• /
• 2004

This paper presents a simple gain/phase blind compensation algorithm with an automatic gain control (AGC) function for the adoption of the AGC function and compensation for gain/phase imbalances in quadrature phase shift keying (QPSK) direct conversion receivers (DCRs). The AGC function is interactively operated with the compensation algorithm for gain/phase imbalances. By detecting the gain sum and difference values between the I-channel and Q-channel, the combined AGC and gain imbalance compensation algorithm provides a simpler DCR architecture.

• 대한전자공학회논문지SP
• /
• 제46권4호
• /
• pp.148-156
• /
• 2009

본 논문에서는 I/Q 부정합에 의한 단일 주파수 연속파 학습신호 왜곡을 새롭게 해석하고 이를 이용한 영상 제거 방법을 제안한다. 기존의 방법에서는 위상 부정합과 이득 부정합을 각각 예측하고 보상하는 방법을 사용하였다. 본 논문에서는 I/Q 부정합에 의하여 단일 주파수 연속파 학습신호의 원형 궤도가 타원 궤도로 왜곡됨을 증명한다. 이를 바탕으로 2단계로 이루어진 I/Q 부정합 보상 방법을 제안한다. 제안한 방법의 첫 번째 신호처리에서는 수신 신호의 위상을 회전하여 타원 궤도의 장축이 x축과 일치하도록 한다. 두 번째 신호처리에서는 첫 번째 신호처리를 거친 Q 경로 신호를 증폭하여 원형 궤도가 되도록 하여 I/Q 부정합을 보상하고 영상 신호를 제거한다. 모의실험을 통해서 직교 위상 편이 변조 (QPSK), 16-직교 진폭 변조 (QAM), 64-직교 진폭 변조 신호에 대해서 70dB 이상의 영상 제거 성능을 가지고 있음을 보인다. 한편, 제안한 방법이 우수함을 보이기 위하여 레일레이 페이딩 경로 환경에서 성능 분석을 한다. 비트오율 (BER) 모의실험을 통해서 제안한 방법은 직교 위상편이 변조, 16-직교 진폭 변조, 64-직교 진폭 변조 등의 다양한 변조에 대해서 부가백색가우시안잡음 (AWGN) 뿐 만 아니라 페이딩 경로에서도 영상 신호가 없는 이상적인 수신기의 비트오율과 거의 일치함을 보인다.

• 한국통신학회논문지
• /
• 제35권12C호
• /
• pp.1029-1034
• /
• 2010

QPSK 디지털 수신기는 전송 경로 또는 송수신기 간의 클럭 차이에 의해 발생하는 위상 편차를 보정하기 위해 위상 복원 방안이 필요하다. 널리 사용되고 있는 디지털 Costas 위상 복원 루프는 입력신호의 주파수/위상 복원 성능이 입력 신호의 전력에 따라 달라지므로 별도의 자동 이득조정 (AGC) 루프가 필요하고, 이는 하드웨어 구현시 시스템의 복잡도와 사용 자원을 증가시킨다. 본 논문에서는 입력 전력에 관계없이 일정한 위상 보정 기능을 수행할 수 있으며 타이밍 복원을 위한 AGC를 동시에 제공할 수 있는 위상 보정 및 진폭 보상 방안을 제안하였다. 제안된 방안은 CORDIC 알고리즘을 사용하여 입력 신호의 위상 및 진폭 정보를 분리하여 각각 처리하며 시스템의 복장도 및 사용 자원을 대폭 절감할 수 있으며, C++ 및 Model Sim을 사용한 모의실험을 통해 본 논문에서 제안한 위상 복원 루프의 동작을 검증하였다.

• 한국산업정보학회논문지
• /
• 제18권2호
• /
• pp.35-40
• /
• 2013

본 논문에서 높은 주파수 LO 신호와 낮은 주파수 LO신호를 동시에 사용하는 새로운 구조의 이미지 제거 수신기 구조를 제안하였다. 제안된 구조는 기존의 하나의 LO 신호를 사용하는 경우보다 저 잡음 지수 성능과 높은 선형성 특성을 갖는다. 또한 제안된 수신기는 기존의 Weaver 이미지 제거 수신기 구조 보다 같은 이득 error와 위상 error가 존재할 때도 6dB 이상의 높은 이미지 제거 특성을 보인다. 제안된 수신기 구조의 특성을 증명하기 위하여 이득 및 위상 error가 존재할 때의 이미지 제거 특성 공식을 유도하였다. 그리고 이 공식의 유용성을 시스템 시뮬레이션을 통하여 증명하였다. 따라서 높은 이미지 제거 특성 때문에 제안된 새로운 수신기 구조가 이미지 제거 수신기로써 널리 사용이 가능할 것으로 기대한다.