• 정보보호학회논문지
• /
• 제20권2호
• /
• pp.3-14
• /
• 2010

본 논문에서는 ARIRANG, HAS-160, PKC98-Hash의 단계-축소 버전에 대한 역상공격 결과를 소개한다. 이 공격에는 Aoki와 Sasaki가 SHA-0와 SHA-1의 단계-축소 버전을 공격하는데 이용한 chunk 검색 방법이 응용되었다. 본 논문에서 소개하는 공격 알고리즘들은 각각 ARIRANG, HAS-160, PKC98-Hash의 35단계, 65단계, 80단계에 대하여 전수조사보다 빠른시간내에 역상을 찾는다.

• 한국컴퓨터정보학회논문지
• /
• 제27권7호
• /
• pp.17-25
• /
• 2022

해시 함수는 입력 크기와 상관없는 고정된 작은 출력 크기로 인해서, 최근 들어 동영상 파일들의 해시 출력 값들을 빠르게 비교하는 동일성 검사에 널리 사용되고 있다. 그러나 해시 함수는 상이한 입력들이 동일한 출력 값을 도출하는 해시 충돌 가능성이 존재하여, 상이한 동영상 파일들을 동일한 파일로 오인할 수 있는 문제가 존재한다. 본 논문에서는 구별자 정보와 이중 해시를 이용하여 상이한 동영상 파일들은 항상 다르게 판단하는 동일성 검사 기법을 제안하였다. 제안된 기법은 먼저 원본 동영상 파일에서 구별자 정보를 추출하고, 이 구별자 정보를 원본 동영상에 은닉하여 추가하는 확장 파일을 생성한다. 그리고 구별자 정보, 원본 파일의 해시 출력 값, 확장 파일의 해시 출력 값을 사용하여 파일의 동일성 검사를 수행한다. 제안된 기법의 성능 평가를 위해서 실제 프로그램으로 구현하였고, 해시 충돌 없이 동영상 파일의 동일성 검사를 잘 수행하고 또한 인위적 해시 충돌 공격에도 뛰어난 내성을 가짐을 확인하였다.

• Journal of Information Processing Systems
• /
• 제12권2호
• /
• pp.310-321
• /
• 2016

TCS_SHA-3 is a family of four cryptographic hash functions that are covered by a United States patent (US 2009/0262925). The digest sizes are 224, 256, 384 and 512 bits. The hash functions use bijective functions in place of the standard compression functions. In this paper we describe first and second preimage attacks on the full hash functions. The second preimage attack requires negligible time and the first preimage attack requires $O(2^{36})$ time. In addition to these attacks, we also present a negligible time second preimage attack on a strengthened variant of the TCS_SHA-3. All the attacks have negligible memory requirements. To the best of our knowledge, there is no prior cryptanalysis of any member of the TCS_SHA-3 family in the literature.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.951-954
• /
• 2002

This paper presents the implementation of hash functions for IPSEC chip. There is an increasing interest in high-speed cryptographic accelerators for IPSec applications such as VPNs (virtual private networks). Because diverse algorithms are used in Internet, various hash algorithms are required for IPSec chip. Therefore, we implemented SHA-1, HAS-160 and MD5 in one chip. These hash algorithms are designed to reduce the number of gates. SHA-1 module is combined with HAS-160 module. As the result, the required logic elements are reduced by 27%. These hash algorithms have been implemented using Altera's EP20K1000EBC652-3 with PCI bus interface.

• 정보처리학회논문지D
• /
• 제12D권3호
• /
• pp.499-506
• /
• 2005

해쉬체인은 계산속도가 빠른 해쉬함수를 이용하여 체인을 구성하는 구조이다. 이 구조를 이용하여 one-time 패스워드, 서버지원 서명(signature) 그리고 소액지불과 같은 다양한 암호학 응용에 사용되고 있다. 그러나 선불방식에 사용하고 있는 대부분의 해쉬 체인기반 시스템들은 익명성을 지원하지만 익명성으로 인하여 지불비용이 증가하는 문제점을 가지고 있다. 따라서, 이 논문에서는 고객의 사생활 보호에 중점을 두면서 루트값이 인출되는 과정에서 한번만 은닉서명을 하여 사용자의 익명성을 보장하고, 시스템에 사용하는 공개키 대신 비밀키를 사용하여 인증서의 역할을 수행하지 않도록 효율성을 향상시킨 새로운 해쉬체인 기반 소액지불시스템을 제안한다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.38-45
• /
• 2018

ARIA, AES 블록암호와 Whirlpool 해시함수를 단일 하드웨어 구조로 통합하여 효율적으로 구현한 크립토 프로세서에 대해 기술한다. ARIA, AES, Whirlpool의 알고리듬 특성을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 설계를 최적화하였다. Whirlpool 해시의 라운드 변환과 라운드 키 확장을 위해 라운드 블록이 시분할 방식으로 동작하도록 설계하였으며, 이를 통해 하드웨어 경량화를 이루었다. ARIA-AES-Whirlpool 통합 크립토 프로세서는 Virtex5 FPGA에 구현하여 하드웨어 동작을 검증하였으며, $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 68,531 GE로 구현되었다. 80 MHz 클록 주파수로 동작하는 경우에, ARIA, AES 블록암호는 각각 602~787 Mbps, 682~930 Mbps, 그리고 Whirpool 해시는 512 Mbps의 성능을 갖는 것으로 예측되었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권1호
• /
• pp.536-551
• /
• 2017

With the advancement and deployment of leading-edge telecommunication technologies for sensing and collecting, computing related information, Cloud of Things (CoTs) has emerged as a typical application platform that is envisioned to revolutionize the daily activities of human society, such as intelligent transportation, modern logistics, food safety, environmental monitoring, etc. To avoid any possible malicious attack and resource abuse, employing hash functions is widely recognized as one of the most effective approaches for CoTs to achieve message integrity and data authentication. The Whirlpool hash function has served as part of the joint ISO/IEC 10118-3 International Standard by the International Organization for Standardization (ISO) and the International Electrotechnical Commission (IEC). In this paper, we propose an effective differential fault analysis on Whirlpool in the byte-oriented random fault model. The mathematical analysis and experimental results show that 8 random faults on average are required to obtain the current 512-bit message input of whirlpool and the secret key of HMAC-Whirlpool. Our work demonstrates that Whirlpool and HMAC-Whirlpool are both vulnerable to the single byte differential fault analysis. It provides a new reference for the security analysis of the same structure of the hash functions in the CoTs.

• 한국통신학회논문지
• /
• 제37권2C호
• /
• pp.132-139
• /
• 2012

2011년 배우식 등은 해시함수 기반의 새로운 저비용 RFID 상호인증 프로토콜(NLMAP)을 제안하였다. 그들은 난수 발생 등 연산량을 최소화하며, 상호인증으로 재전송 공격, 스푸핑 공격, 트래픽 공격, 도청 공격 등에 안전하기 때문에 RFID 시스템에 적용 시 제작비의 절감 및 보안성이 우수한 장점이 있다고 주장하였다. 그러나 그들의 주장과는 달리 도청 공격으로 해시된 태그의 고유 식별 정보 H(IDt)를 획득할 수 있다. 그리고 공격자가 획득한 H(IDt)를 이용하여 위치추적과 스푸핑 공격이 가능함을 본 논문에서 증명한다. 더 나아가 해시함수와 CRC코드를 이용한 상호인증 프로토콜을 제안한다. 그리고 제안 프로토콜이 NLMAP보다 다양한 공격에 안전하고 연산량 측면에서 효율적임을 증명한다.

• Journal of information and communication convergence engineering
• /
• 제5권3호
• /
• pp.254-258
• /
• 2007

Recently, ubiquitous computing in being actively researched and one of the main technology in ubiquitous computing environments is recognized as RFID system. The RFID system has much benefits but simultaneously has some problems such as user's privacy violation. In this paper, in order to improve the survivability of its nodes, it should build available simulation surrounding sensor nodes. Also, In the proposed cryptosystems we use a new hash function for user authentication and a stream cipher based on LFSR(Linear Feedback Shift Register) for message encryption and decryption. Moreover, each algorithm is programmed with C language and simulated on IBM-PC system and we analyze the randomness properties of the proposed algorithms by using statistical tests.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.194-196
• /
• 2017

본 설계에서는 임의의 길이의 메시지를 256-비트의 해시 코드로 압축하는 해시 알고리듬인 SHA-256(Secure Hash Algorithm-256) 해시함수를 경량화 구현 설계 하였다. 미국 표준 기술연구소 NIST에서 발표한 표준문서 FIPS 180-4에 정의16된 32-비트의 데이터 패스를 16-비트로 설계하여 경량화 구현하였다. Verilog HDL로 설계된 SHA-256 해시함수는 Xilinx ISim를 사용하여 시뮬레이션 검증을 하였다. CMOS 표준 셀 라이브러리로 합성한 결과 100MHz 동작주파수에서 18,192 GE로 구현되었으며, 192MHz의 최대 동작주파수를 갖는다.