• 제목/요약/키워드: Hardware module

검색결과 633건 처리시간 0.069초

A machine learning assisted optical multistage interconnection network: Performance analysis and hardware demonstration

  • Sangeetha Rengachary Gopalan;Hemanth Chandran;Nithin Vijayan;Vikas Yadav;Shivam Mishra
    • ETRI Journal
    • /
    • 제45권1호
    • /
    • pp.60-74
    • /
    • 2023
  • Integration of the machine learning (ML) technique in all-optical networks can enhance the effectiveness of resource utilization, quality of service assurances, and scalability in optical networks. All-optical multistage interconnection networks (MINs) are implicitly designed to withstand the increasing highvolume traffic demands at data centers. However, the contention resolution mechanism in MINs becomes a bottleneck in handling such data traffic. In this paper, a select list of ML algorithms replaces the traditional electronic signal processing methods used to resolve contention in MIN. The suitability of these algorithms in improving the performance of the entire network is assessed in terms of injection rate, average latency, and latency distribution. Our findings showed that the ML module is recommended for improving the performance of the network. The improved performance and traffic grooming capabilities of the module are also validated by using a hardware testbed.

내장형 리눅스 기반 RAID 시스템의 구현 및 성능평가 (An Implementation and Performance Evaluation of a RAID System Based on Embedded Linux)

  • 백승훈;박종원
    • 정보처리학회논문지A
    • /
    • 제9A권4호
    • /
    • pp.451-458
    • /
    • 2002
  • 본 논문에서는 내장형 리눅스를 이용한 RAID 시스템의 하드웨어 구현 방법을 제시하고 성능을 측정하여 본 시스템의 장단점을 제시한다. 파이버 채널 디스크와 호스트와의정합을 위하여 세 개리 파이버 채널 제어기를 포함하는 하드웨어를 설계 제작하였으며, 이하드웨어 위에 내장형 리눅스를 이식하고 RAID 소프트웨어를 구현하였다. RAID 기능을 위하여 SCSI 목표 모드 디바이스 드라이버와 목표 모드 SCSI 모듈을 구현하여 호스트 컴퓨터에게 SCSI 블록 디바이스를 제공한다. 또한 RAID의 기능을 위하여 리눅스의 Multi-device 모듈을 사용하였고, 높은 성능을 제공하기 위하여 Multi-device 모듈과 목표 모드 SCSI 모듈의 사이에서 연동하는 데이터 캐쉬 모듈을 구현하였다. 리눅스의 RAID 5 모듈을 수정하여, 읽기 성능을 대폭 향상시켰다. 벤치마크는 새로운 RAID 5모듈이 기존의방법보다 전체적인 성능에서 우수함을 보여준다.

자동화 컨테이너크레인의 개방형 하이브리드 제어시스템에 관한 연구 (An Open-Architecture Hybrid Control System for Automated Container Cranes)

  • 홍경태;김성훈;오승민;홍금식
    • 제어로봇시스템학회논문지
    • /
    • 제11권6호
    • /
    • pp.510-517
    • /
    • 2005
  • In this paper, an open architecture control system for automated container cranes is investigated. The hardware architecture for automating cranes is first discussed. A standard reference model for cranes based upon the OSACA platform is proposed, in which three modules are suggested: hardware module, operating system module, and application software module. Finally, a hybrid control system combining deliberative and reactive controls for autonomous operations of the cranes is implemented.

개방형 로봇제어를 위한 표준기준모델에 관한 연구

  • 김호철;홍금식;이석희
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1995년도 추계학술대회 논문집
    • /
    • pp.872-875
    • /
    • 1995
  • The strategy of open architecture control system intends to integrate manufacturing components on a single platform, so that a particular component can be easily added and/or replaced. Therefore, the control scheme is neither hardware dependent nor software dependent. In this paper a modular and object oriented approach for the open architecture structure of control systems is invesigated. A standard reference model for genetic manufacturer system, which consists of three modules; hardware module, operating system module, and application software module, is first proposed. Then a standard reference model for open architecture robot control system is suggested.

  • PDF

범용 신경망 연산기(ERNIE)를 위한 학습 모듈 설계 (Design of Learning Module for ERNIE(ERNIE : Expansible & Reconfigurable Neuro Informatics Engine))

  • 정제교;위재우;동성수;이종호
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제53권12호
    • /
    • pp.804-810
    • /
    • 2004
  • There are two important things for the general purpose neural network processor. The first is a capability to build various structures of neural network, and the second is to be able to support suitable learning method for that neural network. Some way to process various learning algorithms is required for on-chip learning, because the more neural network types are to be handled, the more learning methods need to be built into. In this paper, an improved hardware structure is proposed to compute various kinds of learning algorithms flexibly. The hardware structure is based on the existing modular neural network structure. It doesn't need to add a new circuit or a new program for the learning process. It is shown that rearrangements of the existing processing elements can produce several neural network learning modules. The performance and utilization of this module are analyzed by comparing with other neural network chips.

An Efficient Architecture of Transform & Quantization Module in MPEG-4 Video Codec

  • Kibum suh;Song, In-Kuen
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -3
    • /
    • pp.2067-2070
    • /
    • 2002
  • In this paper, a VLSI architecture for transform and quantization module, which consists of 2D-DCT, quantization, AC/DC prediction block, scan conversion, inverse quantization and 2D-IDCT, is presented. The architecture of the module is designed to handle a macroblock data within 1064 cycles and suitable for MPEG-4 video codec handling CIF image formats. Only single 1-D DCT/IDCT cores are used for the design instead of 2-D DCT/IDCT, respectively. 1-bit serial distributed arithmetic architecture is adopted for 1-D DCT/IDCT to reduce the hardware area in this architecture. As the result, the maximum utilization of hardware can be achieved, and power consumption can be minimized. The proposed design is operated on 27MHz clock. The experimental results show that the accuracy of DCT and IDCT meet the IEEE specification.

  • PDF

PLC출력 확장 디코딩 프로그램 모듈 개발 (Development of Decoding Program Module for PLC Output Expansion)

  • 유정봉
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.131-133
    • /
    • 2005
  • In this paper, we proposed the program module that expand output points when increased of the output machine for the design of process control system with PLC. In order to incense output points we need the decoding. There is a hardware decoding and a software decoding. In this paper, we proposed the decoding program module which is a software decoding and confirmed feasibility through a simulation.

  • PDF

지능형 도로교통 제어기의 하드웨어 설계 (Hardware design of Intelligent Traffic Controller)

  • 서재관;이성의;오성남;박귀태;김갑일
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.353-356
    • /
    • 2002
  • 본 논문에서는 지능형 도로교통 제어기에 대하여 논한다. 제어기는 Main CPU module, Field I/O module, Display module, communication module, Mother board module로 구성되었다. 각 모듈은 하드웨어의 특성에 따라 분리되어 설계되었고, mother board를 통하여 module 간 데이터를 교환한다 Main CPU module은 입력된 교통 데이터의 처리, Field I/O module은 외부로의 데이터 입출력, Display module은 제어기와 사용자와의 인터페이스, communication module은 제어기의 debugging을 담당한다. 본 논문에서는 하드웨어를 Module화함으로써 필요한 하드웨어의 장/탈착이 용이하고, 제어기를 범용으로 사용할 수 있는 장점이 있다.

  • PDF

스마트 팩토리 구축을 위한 임베디드 보드 개발 (Development of Embedded Board for Construction of Smart Factory)

  • 이용민;이원복;이승호
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.1092-1095
    • /
    • 2019
  • 본 논문에서는 스마트 팩토리 구축을 위한 임베디드 보드의 개발을 제안한다. 제안하는 스마트 팩토리 구축을 위한 임베디드 보드는 메인모듈, ADC 모듈, I/O 모듈로 구성된다. 메인모듈은 주 연산장치로써 임베디드 보드를 구동하는 운영체제가 포팅되어서 외부장치와 산업용 프로토콜을 이용하여 통신할 수 있는 통신부를 탑재하고 있다. ADC 모듈은 필드에 설치되어 있는 센서들의 전기적신호를 디지털로 변환하여 메인모듈로 전달하는 역할을 한다. I/O 모듈은 필드기기의 상태, 경보, 가동명령 등을 전달하기 위하여 외부의 노이즈로부터 차단하기 위한 절연회로를 탑재한 디지털 입출력 모듈이다. 제안된 스마트 팩토리 구축을 위한 임베디드 보드의 성능을 평가하기 위하여 공인시험기관에서 실험한 결과, 프로토콜의 연동개수는 5개, 하드웨어의 클록 동기화 속도는 10us, 배터리로 구동되는 보드의 동작시간은 8시간 이상으로서 세계최고 수준과 동일한 결과를 산출하였다.

H.264 Encoder Hardware Chip설계 (A design of Encoder Hardware Chip For H.264)

  • 김종철;서기범
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 추계종합학술대회 B
    • /
    • pp.100-103
    • /
    • 2008
  • 본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 Encoder Hardware 모듈(Intra Prediction, Deblocking Filter, Context-Based Adaptive Variable Length Coding, Motion Estimation)을 Integration하여 설계하였다. 설계된 모듈은 한 매크로 블록당 최대 440 cycle내에 동작한다. 제안된 Encoder 구조를 검증하기 위하여 JM 9.4부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하며 설계 된 회로를 검증하였다. 제안된 회로는 최대 166MHz clock에서 동작하며, 합성결과 Charterd 0.18um 공정에 램 포함 약 180만 gate 크기이다. MPW제작시 chip size $6{\times}6mm$의 크기와 208 pin의 Pakage 형태로 제작하였다.

  • PDF