• Information and Communications Magazine
• /
• v.24 no.6
• /
• pp.76-82
• /
• 2007

ITU-T VCEG과 ISO/IEC MPEG의 공동작업으로 만들어진 H.264/AVC는 기존의 비디오 압축표준들과 비교할 때 동일한 화질에서 비트율을 약 $30{\sim}70%$정도 절감할 수 있어 많은 비디오 스트리밍 서비스 장치에서 사용되고 있다. 또한 네트워크 대역폭과 관련 하드웨어의 발달, 언제, 어디서나 고화질의 비디오를 보고자 하는 사용자의 욕구 등으로 RTP를 이용한 H.264/AVC 전송이 빈번해 질것으로 예상된다. 본 논문에서는 H.264/AVC 전송을 위한 RTP포맷을 살펴본다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.211-214
• /
• 2009

H.264/AVC의 인트라 예측에서 미리 현재 블록 내의 정보 및 이전 블록의 예측 모드 정보 등을 이용하여 현재 블록의 예측 부호화 블록 크기가 결정되었을 경우, 예측된 블록 크기에 적합한 예측 모드 결정이 요구된다. 이에 사전에 결정된 예측 블록 크기 정보와 주변 블록과의 화소 변화량을 계산하여 예측 모드를 결정하는 기법을 제안하고 성능을 평가한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.8C
• /
• pp.729-737
• /
• 2007

The H.264/AVC video coding standard provides higher coding efficiency compared to the conventional MPEG-2 standard. Since a lot of videos have been encoded using MPEG-2, the format conversion from MPEG-2 to H.264 is essential. In this paper, we propose an efficient method for the conversion of DCT coefficients to H.264/AVC transform coefficients. This conversion is essential, since $8{\times}8$ DCT and $4{\times}4$ integer transform are used in MPEG-2 and H.264/AVC, respectively. The mathematical analysis and computer simulation show that the computational complexity of the proposed algorithm is reduced compared to the conventional algorithm, while the loss caused by the conversion is negligible.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.44 no.2 s.314
• /
• pp.1-11
• /
• 2007

H.264/AVC uses variable block sizes to achieve significant coding gain. It has 7 different coding modes having different motion compensation block sizes in Inter slice, and 2 different intra prediction modes in Intra slice. This fine-tuned new coding feature has achieved far more significant coding gain compared with previous video coding standards. However, extremely high computational complexity is required when rate-distortion optimization (RDO) algorithm is used. This computational complexity is a major problem in implementing real-time H.264/AVC encoder on computationally constrained devices. Therefore, there is a clear need for complexity reduction algorithm of H.264/AVC such as fast mode decision. In this paper, we propose a fast mode decision with early $P8\times8$ mode rejection based on block size activity using large block history map (LBHM). Simulation results show that without any meaningful degradation, the proposed method reduces whole encoding time on average by 53%. Also the hybrid usage of the proposed method and the early SKIP mode decision in H.264/AVC reference model reduces whole encoding time by 63% on average.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.252-255
• /
• 2010

고해상도의 동영상 서비스가 보편화 되면서 동영상을 빠르게 처리를 위한 연구가 활발히 이루어 지고 있다. 그리고 멀티코어 프로세서의 사용이 증가 하고 멀티코어 시스템에서 H.264/AVC 디코더를 구현하기 위하여 다양한 병렬화 방법이 제안되고 있다. 하지만 H.264/AVC디코더의 병렬화를 진행하는 과정에서 각 스레드에서 처리하는 데이터의 처리시간 차이로 인하여 스레드의 동기를 확인 해야 한다. 이로 인하여 병렬화를 통한 성능 향상의 걸림돌이 된다. 우리는 이러한 병렬화 과정에서 발생하는 문제점을 고려하여 효과적으로 H.264/AVC 디코더를 병렬화 하는 방법에 대하여 연구하였다. 우리가 제안하는 Frame Partition based Parallelization (FPP) 방법은 프레임을 매크로 블록 묶음으로 나누어 병렬화 한다. 그리고 병렬화 과정에서 스레드를 처리하는 방법을 개선하여 성능을 향상 시켰다. 본 논문에서는 FFmpeg H.264/AVC 디코더를 이용하여 실험 하였고 인텔 쿼드 코어 기반의 멀티코어 시스템에서 멀티 스레드로 구현하였다. 우리는 FPP 방법을 적용하여 병렬화 방법 적용 전 H.264/AVC 디코더와 비교하여 최대 53%의 성능 향상을 보였다.

• Journal of information and communication convergence engineering
• /
• v.7 no.2
• /
• pp.193-198
• /
• 2009

The H.264/ AVC video coding standard supports the intra prediction with various block sizes for luma component and a 8x8 block size for chroma components. This new feature of H.264/AVC offers a considerably higher improvement in coding efficiency compared to previous compression standards. In order to achieve this, H.264/AVC uses the Rate-distortion optimization (RDO) technique to select the best intra prediction mode for each block size, and it brings about the drastic increase of the computation complexity of H.264 encoder. In this paper, a fast block size decision algorithm is proposed to reduce the computation complexity of the intra prediction in H.264/AVC. The proposed algorithm computes the smoothness based on AC and DC coefficient energy for macroblocks and compares with the nonparametric criteria which is determined by considering information on neighbor blocks already reconstructed, so that deciding the best probable block size for the intra prediction. Also, the use of non-parametric criteria makes the performance of intra-coding not be dependent on types of video sequences. The experimental results show that the proposed algorithm is able to reduce up to 30% of the whole encoding time with a negligible loss in PSNR and bitrates and provides the stable performance regardless types of video sequences.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.4
• /
• pp.766-772
• /
• 2007

H.264/AVC is a new international standard for the compression of video images, in which a deblocking filter has been adopted to remove blocking artifacts. This paper proposes an efficient architecture of deblocking filter in H.264/AVC. By making good use of data dependence between neighboring $4{\times}4$ blocks, the memory size is reduced and the throughput of the deblocking filter processing is increased. Compared to the conventional deblocking filters, the proposed architecture enhances the performance of deblocking filter processing from 1.75 to 4.23 times. Hence the proposed architecture is able to perform real-time deblocking of high-resolution($2048{\times}1024$) video applications.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2003.11a
• /
• pp.17-20
• /
• 2003

동등한 영상의 풀질을 유지하면서 기존의 비디오 압축 표준보다 30퍼센트 이상의 비트 절감효과를 내는 H.264/MPEG-4 Part 10 AVC(Advanced Video Coding) 표준이 최근 확정되었다. AVC는 국내 지상파 DMB(Digital Multimedia Broadcasting) 멀티미디어 서비스의 비디오 표준으로도 채택되어 많은 관심을 불러일으키고 있다. 본 논문에서는 H.264/AVC 부호기를 위한 고정 비트 율 제어 알고리듬을 구현하고 이를 실험을 통하여 검증하였다. 비디오 부호화 과정에서 각 픽처마다 발생하는 비트 량이 같지는 않지만 부호기 출력 비트 율은 일정하게 한 수 있으며 이를 고정 비트 율 제어라 한다 부호기는 입력 영상의 복잡도를 예측하고 실제 버퍼 점유도에 대한 피프백 정보를 이용하여 발생 비트 수글 조절한다. 특히 전송 대역폭 제한사항이 있는 고정 비트 율 채널 환경에서 비디오 부호기의 고정 비트 율 제어는 반드시 필요하다. JVT에서 제공하는 참조 소프트웨어인 JM(Joint Model) 소프트웨어가 아직까지 고정 비트 율 제어 기능을 지원하지 않으므로, MPEG-2 Part 2 Video 표준과 MPEG-4 Part 2 Visual 표준에서 고정 비트 율 제어에 이용되었던 TM5 고정 비트 율 제어 모델을 적용하여 H.264/AVC 부호기의 고정 비트 율 제어를 구현하였다.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.41 no.5
• /
• pp.203-216
• /
• 2004

Recent advances in video coding technology have resulted in rapid growth of application in mobile communication, With this explosive growth reliable transmission and error resilient technique become increasingly necessary to offer high quality multimedia service. In this paper, we present the result of our investigation on the error resilient performance evaluation of the MPEG-4 simple profile under the H.324/M and the H.264/AVC baseline under the IP packet networks. Especially, we have tested error resilient tools of MPEG-4 simple profile such as resynchronization marker insertion, data partitioning, and of H.264/AVC baseline such as the flexible macroblock ordering (FMO) scheme. The objective quality of decoded video is measured in terms of rate and PSNR under various random bit and burst error conditions.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.11
• /
• pp.43-53
• /
• 2010

Wide deployment of high resolution video services leads to active studies on high speed video processing. Especially, prevalent employment of multi-core systems accelerates researches on high resolution video processing based on parallelization of multimedia software. In this paper, we propose a novel parallel H.264/AVC decoding scheme on a multi-core platform. Parallel H.264/AVC decoding is challenging not only because parallelization may incur significant synchronization overhead but also because software may have complicated dependencies. To overcome such issues, we propose a novel approach called Multi-Threaded Parallelization(MTP). In MTP, to reduce synchronization overhead, a separate thread is allocated to each stage in the pipeline. In addition, an efficient memory reuse technique is used to reduce the memory requirement. To verify the effectiveness of the proposed approach, we parallelized FFmpeg H.264/AVC decoder with the proposed technique using OpenMP, and carried out experiments on an Intel Quad-Core platform. The proposed design performs better than FFmpeg H.264/AVC decoder before the parallelization by 53%. We also reduced the amount of memory usage by 65% and 81% for a high-definition(HD) and a full high-definition(FHD) video, respectively compared with that of popular existing method called 2Dwave.