• 한국음향학회지
• /
• 제27권8호
• /
• pp.427-434
• /
• 2008

본 논문에서는 SMV와 AMR 음성부호화기를 위한 상호부호화 알고리즘을 제안한다. 각기 다른 통신망에서 음성부호화기간의 효율적인 연동을 위해 가장 간단한 방법인 tandem 방식이 있지만 긴 지연시간과 많은 연산량, 그리고 음질 저하의 문제점들을 해결하기위해 상호부호화 방법을 사용한다. 제안하는 상호부호화 알고리즘은 LSP (Line Spectral Pairs) 변환, 피치 변환, 그리고 고속 고정 코드북 탐색을 수행한다. 실험 결과, $20\sim50%$의 적은 계산량과 $5\sim10$ ms의 지연 시간을 줄이면서도 동등한 음질을 확인할 수 있었다.

• 대한전자공학회논문지SP
• /
• 제47권5호
• /
• pp.165-174
• /
• 2010

H.264/AVC 표준은 이전의 압축 표준들에 비하여 높은 부호화 성능을 얻었지만 코덱의 복잡도도 동시에 증가하였다. 또한 최근에 VCEG에서 개발 중인 KTA 소프트웨어의 다양한 기술들은 코덱의 복잡도를 더욱 가중시키고 있다. 특히, 움직임 보상을 위한 적응적 보간 필터 기술은 부호화 효율에만 초점을 두고 개발되었기 때문에 표준 필터에 비하여 2배 이상 높은 복잡도를 가진다. 이에 본 논문에서는 부호화 성능 및 복호화 속도를 향상하는 저 복잡도의 보간 필터 뱅크를 제안하였다. 부호화 효율을 위한 적응적 보간 필터와 저 복잡도 복호화를 위한 고정된 단순 필터를 필터 뱅크로 구성하고, 매크로블록 단위 또는 프레임 단위로 최적의 보간 필터를 선택하여 움직임 보상 수행하였다. 실험 결과, 제안한 방법이 KTA에서 제안되었던 적응적 보간 필터 대비 유사한 부호화 효율을 가지며, 디코더 전체 속도의 약 12% 감소를 얻었다.

• 한국통신학회논문지
• /
• 제14권1호
• /
• pp.22-29
• /
• 1989

본 논문에서는 고정부호화율을 갖는 효과적인 적응 변환 부호화 방법을 제시, 연구한다. 본 방식에서는 각 블록마다 그 ac 에너지 크기에 비례하여 분산치 분포가 스케일을 달리하도록 정보원을 모델화 하고 그에 따라 비트배정을 하여 블록 양자화 한다. 본 방식은 적응 방식이면서 부호화율을 조정할 수 있는 장점이 있으며, 그 부호화율의 가변도 손쉽게 이루어진다. 제시된 방식의 성능은 컴퓨터 모의 실험을 통해 잘 알려진 Chen&Smith 방식과 신호대잡음비 및 사진 비교를 통해 평가된다.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1138-1146
• /
• 2008

This paper considers 2-hop wireless cooperative communications networks with fixed decode-and-forward relays. Specifically, we first derive the closed-form BER expression for theoretically evaluating the end-to-end performance of these networks. Then, based on this expression and long-tenn fading statistics, we propose a power allocation method for source and relay. Such a method brings about multiple advantages in tenn of spectral efficiency and implementation complexity over other power allocation methods based on instantaneous fading statistics. A variety of numerical results reveal that the cooperative communications scheme with the proposed power allocation significantly outperforms that with the equal power allocation and the direct transmission scheme for any position of the relay subject to the same total transmit power constraint.

• ETRI Journal
• /
• 제19권3호
• /
• pp.242-258
• /
• 1997

The Qualcomm code excited linear prediction (QCELP) speech coder was adopted to increase the capacity of the CDMA Mobile System (CMS). In this paper, we implemented the QCELP speech coding algorithm by using TMS320C50 fixed point DSP chip. Also the fixed point simulation was done with C language. The computation complexity of QCELP on TMS320C50 was 10k words and data memory was 4k words. In the normal call test on the CMS, where mobile to mobile call test was done in the bypass mode without double vocoding, mean opinion score for the speech quality was he Qualcomm code excited linear prediction (QCELP) speech quality was 3.11.

• 한국통신학회논문지
• /
• 제12권4호
• /
• pp.309-324
• /
• 1987

오늘날 데이터 감축을 위한 디지털 영상처리에 KLT와 매우 유사한 성능을 갖는 DCT에 관한 관심도가 점점 늘고 있다. 지금까지 계산량을 줄이기 위해 발표된 많은 알고리즘 중에서 Chen의 알고리즘이 가장 많이 알려져 있다. 최근데 발표된 Lee 알고리즘은 Chen의 알고리즘에 비해 복잡한 계산량을 줄였지만 고정 소수점 연산시 FWL에 의한 성능감소가 발생한다. 본 논문에서는 FWL 영향에 따른 오차 분석을 행하여 두 알고리즘들의 성능비교를 하였다. 또한 고정 소수점 연산에 따른 성능감소를 줄이기 위해 up&down-scaling기법을 제안하였다. 16비트 고정 소수점 연산으로 16x16 2차원 DCT를 구현하여 영상 데이타에 적용할 경우 이론적인 고찰과 시뮬레이션 결과 Lee 알고리즘이 Chen 알고리즘과 유사한 성능을 갖는다는 것을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.69-74
• /
• 2009

우리는 fixed priority 방식에서 나타나는 스타베이션 현상 방지와 각 마스터들에게 우선순위대로 효율적으로 버스 점유권을 할당하도록 하는 fixed priority 방식과 round-robin 방식을 혼재한 하이브리드 중재 방식을 제안하였다. 제안한 중재방식과 기존의 중재방식은 Verilog와 하이닉스 0.18um 기술의 설계라이브러리를 통해 수행되었으며, 게이트 수와 설계 오버헤드를 비교하였다. 성능 분석 결과, 설계 복잡도, 타이밍 마진, 버스 점유율, 스타베이션 방지, 요청사이클 등에서 하이브리드 중재 방식이 다른 중재방식보다 성능이 우수하였음을 확인하였다.

• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.735-742
• /
• 2006

본 논문에서는 IEEE 802.16e OFDMA(Orthogonal Frequency Division Multiplexing-FDMA) TDD(Time Division Duplexing) 시스템 단말 수신기의 입력 신호에 대하여 DC 오프셋 보상, 자동 주파수 조정, 자동 이득 조정을 수행하는 DFE(Digital Front End)의 동작 원리와 Fixed-point 설계 방법에 대하여 설명하고, DFE의 성능을 ITU-R M. 1225 Veh-A 60km/h 채널 환경에서 시뮬레이션 결과를 통해 분석한다. DFE의 Fixed-point 설계시, 시스템의 성능에 영향을 주지 않는 범위 내에서 연산을 통해 출력되는 bit의 크기를 줄임으로서때 H/W 동작의 복잡도를 줄이고, Acquisition time과 안정도 간의 Trade-off를 고려하여 Loop Filter를 설계함으로서 DFE 의 Fixed-point 설계를 최적화 한다.

• 한국통신학회논문지
• /
• 제31권6A호
• /
• pp.593-602
• /
• 2006

본 논문에서는 IEEE 802.16e에 기반한 OFDMA TDD 시스템 하향 링크 트래픽 채널의 fixed-point 구현을 위해 Floating-point 모델로부터 성능 열화와 하드웨어 복잡도를 최소화 할 수 있도록 적절한 비트 사이즈를 결정하는 방법론에 대하여 기술한다. Fixed-point 구현에 있어서 여러 가지 고려 사항 중 하나는 비트 사이즈를 절사하는 방법에 따른 Saturation과 Quantization의 선택이며, 반드시 주의해야 할 점은 신호의 분포를 정확히 파악한 후 신호의 분포에 맞도록 Saturation과 Quantization 중 하나의 비트 절사방법을 적절히 적용시켜야 한다는 점이다. 또한, 시행착오를 거치면서 여러 비트 사이즈에 대하여 모의 실험을 수행하여야만 성능 열화를 최소화 하면서 원하는 비트 사이즈를 얻을 수 있다. 본 논문에서는 수신단의 트래픽 채널에 최적화된 비트 사이즈를 결정하기 위하여 AWGN 및 ITU-R M.1225의 Veh-A 채널 환경에서 컴퓨터 모의 실험을 수행한다.

• 대한의용생체공학회:의공학회지
• /
• 제28권3호
• /
• pp.423-428
• /
• 2007

Programmable FIR filters are used in various signal processing tasks in medical ultrasound imaging, which are one of the major factors increasing hardware complexity. A widely used method to reduce the hardware complexity of a programmable FIR filter is to encode the filter coefficients in the canonic signed digit (CSD) format to minimize the number of nonzero digits (NZD) so that the multipliers for each filter coefficients can be replaced with fixed shifters and programmable multiplexers (PM). In this paper, a new structure for programmable FIR filters with a improved frequency response and a reduced hardware complexity compared to the conventional shift-and-add architecture using PM is proposed for implementing a very small portable ultrasound scanner. The CSD codes are optimized such that there exists at least one common nonzero digit between neighboring coefficients. Such common digits are then implemented with the same shifters. For comparison, synthesisable VHDL models for programmable FIR filters are developed based on the proposed and the conventional architectures. When these filters have the same hardware complexity, pass-band ana stop-band ripples of the proposed filter are lower than those of the conventional filter by about $0.01{\sim}0.19dB$ and by about $5{\sim}10dB$, respectively. For the same filter performance, the hardware complexity of the proposed architecture is reduced by more than 20% compare to the conventional SaA architecture.