• 한국콘텐츠학회논문지
• /
• 제9권11호
• /
• pp.74-79
• /
• 2009

본 논문은 HIGHT 블록 암호 알고리즘의 성능 개선을 위하여 하드웨어 구조와 키 스케줄의 공유를 위한 FSM을 제안하였다. 또한 HIGHT 블록 암호 알고리즘을 RFID 시스템에 적용하였을 때 사용 가능한 효과적인 프로토콜을 도입하였다. 개선된 HIGHT 블록 암호 회로의 하드웨어 크기는 RFID 태그에 적용 가능한 작은 크기를 가지면서 기존의 HIGHT 블록 암호 회로에 비해 암호화 성능을 두 배로 향상시켰다. 제안하는 프로토콜은 무선 주파수 통신으로 인한 보안의 취약성을 극복하여 RFID 태그의 개인정보에 대한 보안을 강화할 수 있다.

• 한국통신학회논문지
• /
• 제18권9호
• /
• pp.1395-1403
• /
• 1993

프로토콜의 적합성시험은 컴퓨터 통신에서 상호운용성과 비용의 효율성을 높이기 위해서 매우 중요하다. 적합성 시험은 구현된 내용이 프로토콜 규격에 적합하게 구현되었는지를 검사하는 것으로, 그것의 효율성과 오류검출능력은 시험 항목의 생성방법에 의해서 결정된다. 프로토콜이 유한상태기계로 표현될때 한상태에 여러개의 UIO(Unique Input Output)순서들이 존재할 수 있으므로 이들중 가장 적합한 순서를 선정함으로서 시험 길이를 최소화 할 수 있다. 따라서 본 논문은 시험 길이를 최소화하기 위해서 여러개의 UIO순서들간에 존재하는 최대중복성을 찾기 위한 알고리즘을 깊이트리를 이용하여 구성하였고, 이 알고리즘을 이용하여 최소길이의 시험 순서를 생성하는 예를 보여주었다.

• 한국자동차공학회논문집
• /
• 제22권7호
• /
• pp.107-116
• /
• 2014

This paper presents camera-based road surface marking detection methods suited to sensor fusion-based positioning system that consists of low-cost GPS (Global Positioning System), INS (Inertial Navigation System), EDM (Extended Digital Map), and vision system. The proposed vision system consists of two parts: lane marking detection and RSM (Road Surface Marking) detection. The lane marking detection provides ROIs (Region of Interest) that are highly likely to contain RSM. The RSM detection generates candidates in the regions and classifies their types. The proposed system focuses on detecting RSM without false detections and performing real time operation. In order to ensure real time operation, the gating varies for lane marking detection and changes detection methods according to the FSM (Finite State Machine) about the driving situation. Also, a single template matching is used to extract features for both lane marking detection and RSM detection, and it is efficiently implemented by horizontal integral image. Further, multiple step verification is performed to minimize false detections.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권11호
• /
• pp.4310-4330
• /
• 2020

With the continuous emergence of new applications and cyberattacks and their frequent updates, the need for automatic protocol reverse engineering is gaining recognition. Although several methods for automatic protocol reverse engineering have been proposed, each method still faces major limitations in extracting clear specifications and in its universal application. In order to overcome such limitations, we propose an automatic protocol reverse engineering method using a two-pathway model based on a contiguous sequential pattern (CSP) algorithm. By using this model, the method can infer both command-oriented protocols and non-command-oriented protocols clearly and in detail. The proposed method infers all the key elements of the protocol, which are syntax, semantics, and finite state machine (FSM), and extracts clear syntax by defining fine-grained field types and three types of format: field format, message format, and flow format. We evaluated the efficacy of the proposed method over two non-command-oriented protocols and three command-oriented protocols: the former are HTTP and DNS, and the latter are FTP, SMTP, and POP3. The experimental results show that this method can reverse engineer with high coverage and correctness rates, more than 98.5% and 99.1% respectively, and be general for both command-oriented and non-command-oriented protocols.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.420-423
• /
• 2009

SOA는 최근 급부상한 패러다임으로 개발단위의 상태 변화가 사라지고, 데이터 흐름 중심이 아닌 메시지 흐름 중심으로 변하는 등의 기존 전통적 개발방법들과 차이점을 가지고 있다. 이러한 변화는 상태 변화를 표기하는 FSM(Finite State Machine)을 사용할 수 없다는 문제점을 가져왔고, 따라서 새로운 테스트 케이스 생성방법이 필요하게 되었다. 본 논문에서는 이러한 문제점을 해결하기 위해 메시지 흐름을 이용하여 서비스의 테스트 케이스를 생성하는 기법을 제안한다. BPM(Business Process Modeling)을 사용하여 단순한 그래프로 만들고 기존의 단순 비순환 그래프를 만드는 기법을 적용하여 테스트 시퀀스를 만든다. 그리고 테스트 시퀀스마다 순차 다이어그램을 만들고 메시지 흐름을 추출하여 테스트 케이스를 완성한다. 이 기법을 통해 웹서비스 뿐만 아니라 일반적인 서비스에 대한 테스트 케이스 생성을 가능하게 하며, 모델링 재사용을 통해 테스트 케이스 생성에 소요되는 추가 비용을 감소 시킬 수 있다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1821-1841
• /
• 1997

본 논문은 형식 기술 기법 중의 하나인 LOTOS 명세로부터 적합성 시험 시퀀스를 자동 생성하는 방법을 기술한다. 전체적인 시스템 구현을 위해 현재까지 연구된 여러가지 알고리즘들을 응용하여 적용하였고, 또 Rural Chinese Postman tour 개념을 개선한 후 적용하였다. 통신 프로토콜에 대한 LOTOS 명세로부터 CAESAR 도구의 Petri-net을 통한 시뮬레이션 기능을 이용하여 해당상태 천이 그래프를 생성하고, 얻어진 상태 천이 그래프에 대해 적합성 시험 시퀀스를 생성하기 위해 주어진 그래프의 각 상태에 대한 유일한 시퀀스인 UE sequence(Unique Event sequence)를 정의하였다. 또한 이러한 UE 시퀀스가 존재하지 않는 상태에 대해서는 부분 UE sequence(Partial UE sequence) 및 signature를 정의하였고, 또 이러한 특성 시퀀스에 대한 경험적 연구 결과를 정리하였다. 한편, 최적의 시험 시퀀스 생성을 위해 얻어진 특성 시퀀스들을 Rural Chinese Postman tour 개념에 적용하는 방법론에 대해서도 제시하였다. 또 생성된 적합성 시험 시퀀스의 오류 판단 영역 예측 방법 및 과정과 결과에 대해서도 기술하였고, 얻어진 시험 시퀀스를 표준 시험 표준기법인 TTCN으로의 변화 방법론도 제시하였다. 마지막으로 제안된 생성방법론에 대한 프로토타입은 실제 통신 프로토콜에 적용하기 위해 실질적인 많은 부분을 고려하면서 실행시험 스우트 생성을 위해 구현되었고, 이 프로토타입은 지능망이나 PCS 또는 ATM 프로토콜을 위한 적합성 시험 목적으로 사용될 수 있다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.36-46
• /
• 1999

내장형 시스템의 기능에 대한 요구가 증가할수록 전체 시스템 설계의 복잡도는 높아진다. 복잡한 시스템을 설계하기 위해서는 동일한 환경에서 데이터 처리부분과 제어부분을 대등하게 표현할 수 있는 정형적 설계 환경이 필요하다. 본 논문에서 데이터의 처리는 데이터플로우 모델로 묘사하고, 데이터의 흐름의 제어를 Finite State Machine(FSM)모델로 기술한 후 두 모델의 통신으로 시스템을 표현하였다. 일반적으로 시스템을 기술할 때는 분리된 환경에서 각 부분을 만든 후 이를 최종 단계에서 결합하게 되어 동작을 검증할 수 없었던 반명, 본 환경에서는 초기 설계 단계에서 부분에 적합한 다른 모델로 설계를 한 후 동일한 환경에서 동작을 검증하고 제품을 생산할 수 있다. 특히 논문에서는 두 모델 사이의 신호의 교환 방법을 제시하고 예제를 통해 유효성을 검증해 보았다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.10-17
• /
• 2015

본 논문에서는 3-Line buffers를 사용하여 Sobel 윤곽선 추출 블록을 FPGA로 효율적으로 설계하여 구현하고자 한다. FPGA는 영상처리 알고리즘 중 하나인 Sobel 윤곽선 추출 알고리즘을 처리하기에 적절한 환경을 제공한다. 윤곽선 추출을 위한 방법으로는 파이프라인 방법을 사용하였다. Sobel 윤곽선 연산에서 윤곽선 강도 레벨을 결정하기 위하여 유한 상태 기계로 구현 된 마스크 연산을 이용한 모델을 제안한다. 효율적인 LUT 및 플리플롭의 사용으로 시스템의 성능이 향상됨을 입증하였다. 제안하는 3-line buffers을 이용한 Sobel 추출 연산은 Xilinx 14.2으로 합성하고 Virtex II xc2vp-30-7-FF896 FPGA device으로 구현하였다. Matlab을 이용하여 제안된 3-Line buffers 설계 시 PSNR 성능이 향상됨을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제12권6호
• /
• pp.597-604
• /
• 2019

본 논문은 프로토콜 구현물이 프로토콜의 사양에 대한 적합성을 시험하기 위한 시험항목 생성시 CPP(중국 집배원 문제) 알고리즘의 개선된 적응적 적용 방법을 제안한다. 또한 본 논문에서 제안한 개선된 CPP 알고리즘 방법이 통신 프로토콜의 적합성 시험을 위한 시험항목 생성에 어떻게 적응될 수 있는지 B-ISDN Q.2931 호/연결 제어 절차에 실례로 적용하여 본다. 본 방법의 실험적인 적용 결과 기존의 시험열 생성 방법들에 비해 최적화된 최소 비용의 시험열을 생성함을 확인하였다. 본 논문의 제안된 방법은 표준화된 사양으로부터 최소 비용의 시험항목을 구하는 최적화 기법으로써의 장점을 가지고 있는데 본 논문의 개선된 CPP 알고리즘의 이 최적화 기법은 프로토콜 구현물의 적합성을 시험하기 위한 실재 환경에 실제적으로 적용될 수 있다. 향후 연구에서는 프로토콜 적합성시험을 위한 시험항목 생성시 상위 시험기와 하위 시험기간의 시험 조정 절차에서 발생할 수 있는 동기화 문제를 해결하고 적용하는 방안이 강구되어야 할 것으로 사료된다.