• 한국정보과학회논문지:시스템및이론
• /
• 제33권12호
• /
• pp.867-879
• /
• 2006

이 논문에서는 여러 개의 소프트웨어 혹은 하드웨어 컴포넌트가 존재하는 MPSoC(Multiprocessor-System-on-a-chip) 아키텍처를 빠르면서도 정확하게 통합시뮬레이션 하는 내용을 다룬다. 복잡한 시스템을 설계하기 위해서 MPSoC 아키텍처가 점점 일반화되고 있는데, 이러한 아키텍처를 통합시뮬레이션 할 때는 시뮬레이터의 개수가 증가하고 그에 따라 시뮬레이터들 간의 시간 동기화 비용도 증가하므로 전체적인 통합시뮬레이션 성능이 감소된다. 최근의 통합시뮬레이션 연구들에 의해서 등장한 SystemC 통합시뮬레이션 환경이 빠른 성능을 보이고 있으나, 시뮬레이터의 개수가 증가할수록 성능은 반비례한다. 본 논문에서는 효율적인 시간동기를 통해 통합시뮬레이션의 성능을 증가시키는 기법인 가상동기화 기법을 확장하여, (1) SystemC 커널을 수정하지 않고도 가상 동기화 기법을 적용한 SystemC 통합시뮬레이션을 수행할 수 있고, (2) 병렬적으로 가상동기화 기법을 수행할 수 있게 하였다. 이를 통해 SystemC 통합시뮬레이션의 병렬적인 수행이 가능해졌는데, 널리 알려진 상용 SystemC 통합시뮬레이션 도구인 MaxSim과 비교하였을 때, H.263 디코더 예제의 경우 11배 이상의 성능 증가를 얻었고 정확도는 5% 이내로 유지되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.143-145
• /
• 2006

This paper presents an overall control algorithm for a grid-connected wind-power generation system using a DFIG(doubly-fed induction generator) fed by back-to-back PWM converters. The control of DFIG is based on a stator-flux oriented vector control. The system enables not only fast and smooth synchronization but also high performance regulation of active and reactive power. Experimental results shows The feasibility of the control algorithm.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.189-191
• /
• 2005

This paper proposes an implementation of a line- voltage sensorless three-phase active power filter. The line synchronization for an active power filter does not require any additional hardware. It can be properly operated under various line-voltage variation. Current compensation is done in the time domain allowing fast time response. All control functions are implemented in software using a single-chip microcontroller, thus simplifying the control circuit. It is shown via experimental results that the proposed controller gives good performance for the line-voltage sensorless active power filter.

• 한국시뮬레이션학회논문지
• /
• 제17권4호
• /
• pp.199-208
• /
• 2008

최근 CMOS 이미지 센서가 저전력, 저가격, 소형화를 이루면서 이를 이용한 하드웨어 및 응용 소프트웨어 연구가 활발하게 이루어지고 있다. 하지만CMOS이미지 센서 제품들은 하드웨어에 비해 아직 응용 소프트웨어 및 펌웨어의 완성도에서 여러 가지 문제를 가진다. CMOS 이미지 센서 기반 폴링 기법은 불필요한 메시지 교환으로 인해 비효율적인 동기화 문제 및 전송 지연이 일정 수준으로 높아지면 데이터 재전송에 대한 오버헤드가 크다. 이러한 이유로 폴링 방식의 구조적 안정성(structural stability)에 문제점을 가진다. 본 논문에서는 MCU를 통한 펌웨어 기반의 고속 동기화 기법으로 폴링 주기를 세분화하여 Stepwise 동기화 기법을 제안하고, 인터럽트 방식을 적용하여 재접속 및 데이터 전송을 개선하였다. 결과적으로 제안한 기법이동기화 시간 및 에러 커넥션에서 20% 이상 뛰어난 성능을 보여주는 것으로 나타났다. 또한 CMOS 이미지 센서 기반의 C328R 보드와 저전력 MCU인 ATmega128L을 이용한 보드를 개발하고, 제공 소프트웨어와 제안된 펌웨어의 카메라 모듈과 동기화 시간 및 에러 커넥션(Error Connection) 등을 비교, 분석하였다.

• 전력전자학회논문지
• /
• 제23권4호
• /
• pp.231-239
• /
• 2018

The phase-locked loop (PLL) is widely used in grid-tie inverter applications to achieve a synchronization between the inverter and the grid. However, its performance deteriorates when the grid voltage is not purely sinusoidal due to the harmonics and the frequency deviation. Therefore, a high-performance PLL must be designed for single-phase inverter applications to guarantee the quality of the inverter output. This paper proposes a simple method that can improve the performance of the PLL for the single-phase inverter under a non-sinusoidal grid voltage condition. The proposed PLL can accurately estimate the fundamental frequency and theta component of the grid voltage even in the presence of harmonic components. In addition, its transient response is fast enough to track a grid voltage within two cycles of the fundamental frequency. The effectiveness of the proposed PLL is confirmed through the PSIM simulation and experiments.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 추계학술대회
• /
• pp.7-8
• /
• 2017

The Phase-Locked Loop (PLL) is widely used in grid-tie inverter applications to achieve the synchronization between the inverter and the grid. However, its performance is deteriorated when the grid voltage is not pure sinusoidal due to the harmonics and the frequency deviation. Therefore it is important to design a high performance phase-locked loop (PLL) for the single phase inverter applications to guarantee the quality of the inverter output. In this paper a simple method to improve the performance of the PLL for the single phase inverter is proposed. The proposed PLL is able to accurately estimate the fundamental frequency component of the grid voltage even in the presence of harmonic components. In additional its transient response is fast enough to track a change in grid voltage within two cycles of the fundamental frequency. The effectiveness of the proposed PLL is confirmed through the PSIM simulation and experiments.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.99-106
• /
• 2004

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 표현될 수 있는 단일 데이터 흐름 경로를 갖는 정합필터가 설명되었다. 필터 연산의 처리시간을 개선하기 위해 데이터의 흐름이 이중으로 표현될 수 있도록 식이 정리되고 이와 연관된 하드웨어 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인을 기반으로 하고 일련의 메모리, 곱셈기, 누산기로 구성된 두 개의 데이터 흐름 경로가 평행하게 배열된 구조이다. 제안된 모델에 대해 성능을 분석하였고 단인 데이터 흐름 경로 구조의 정합필터와 비교하였다.

• 한국정보전자통신기술학회논문지
• /
• 제11권4호
• /
• pp.331-339
• /
• 2018

IEEE 1588은 측정 및 제어 시스템에서 사용되는 네트워크의 정확한 시각 동기 표준(PTP, Precision Time Protocol)이다. Best Master Clock (BMC) 알고리즘은 PTP에서 최적의 마스터-슬레이브 계층을 선택하기 위해 사용한다. 슬레이브가 마스터와의 링크 장애 또는 현재의 시각 동기 에러가 발생하였을 때, BMC는 자동으로 다른 마스터 신호를 수신할 수 있도록 한다. 이때의 슬레이브 클럭은 마스터 신호의 장애 보상 시간 값에 따라 달라진다. 그러나 BMC 알고리즘에서는 마스터 클럭의 장애 발생에 따른 빠른 고장 복구 방안은 전혀 고려하지 않았다. 이에 본 논문에서는 네트워크 본딩 (Bonding) 기술을 적용하여 마스터 클럭의 장애에 따른 빠른 복구 방안을 제시하였다. 본 연구는 리눅스 시스템의 PTP livery 데몬(Ptpd)과 IEEE 1588의 특정 프로파일을 사용하였으며, 본딩 모드를 통해서 제어하도록 하였다. 네트워크 본딩 기술은 둘 이상의 네트워크 인터페이스 신호를 하나의 네트워크 인터페이스에 전송하기 위해 신호를 결합하는 과정에 대한 것으로, 네트워크의 이중화와 성능 향상을 제공한다. 본딩 기술은 만약 하나의 링크에서 장애가 발생하면, 본딩되어 있는 다른 링크를 통해서 즉각적으로 신호 전달이 가능하기에 네트워크의 이중화 또는 부하 분산 등에 사용한다. IEEE 1588만 적용한 것과 대비하여 IEEE 1588 기술과 네트워크 본딩 기술을 결합한 네트워크 복구 기술의 뛰어난 성능을 본 논문을 통하여 증명하였다.

• 한국통신학회논문지
• /
• 제34권8C호
• /
• pp.806-813
• /
• 2009

본 논문은 고속 무선 통신을 위한 모뎀 설계에 관한 것이다. 고속 통신을 위한 기술에는 여러 가지가 있는데, 그 중 넓은 주파수를 사용하고 여타 서비스에 주파수 간섭을 일으키지 않는 기술인 MB-OFDM (Multi-Band Orthogonal Frequency Division Multiplexing) 방식의 UWB (Ultra-Wideband) 모뎀의 SoC (System-on-Chip) 칩을 설계하였다. 개발된 모뎀 SoC 칩의 기저대역 시스템은 WiMedia에서 정의한 표준안을 따라서 설계되었다. 설계된 SoC 칩은 코어 부분인 FFT/lFFT (Fast Fourier Transform/lnverse Fast Fourier Transform), 송신부, 심볼동기 및 주파수 오프셋 추정부, 비터비 디코더, 그리고 기타 수신부등으로 구성되어 있다. 반도체 공정은 90nm CMOS (Complementary Metal-Oxide-Semiconductor) 공정을 사용하였고, 칩 사이즈는 약 5mm x 5mm 이다. 2009년 7월 20일에 fab-out되었다.

• 방송공학회논문지
• /
• 제26권4호
• /
• pp.390-397
• /
• 2021

디지털 트윈 기술을 다양한 산업 분야에 응용함에 따라 대용량 데이터를 효과적으로 처리하기 위한 기술들이 필요하다. 본 논문에서는 지하 공동구 관리를 위한 대용량 데이터를 고속 검색하고 효과적인 전달을 위한 맞춤형 서비스 방안에 대해 논한다. 제안하는 방안은 크게 두 가지로 방대한 데이터를 효율적으로 검색하고 축약해서 보여주기 위한 고속 검색 데이터 생성 방법과 맞춤형 정보 서비스 분할 방법에 대해 제안한다. 고속 검색 데이터 생성에서는 지하 공동구 내 센서들에 의해 수집되는 시계열 분석을 위한 동기화 과정에 대해 구성과 데이터 축약에 따른 부가정보 방안에 대해서 논한다. 사용자 맞춤형 서비스 방법에서는 평상시와 재난 시의 사용자 유형을 정의하고 그에 따른 서비스하는 방법에 대해 논한다. 본 연구를 통해 재난 상황에서 대용량 데이터를 효과적으로 검색하고 서비스 받을 수 있는 지하 공동구 관리를 위한 데이터 생성과 서비스 모델에 대한 체계성을 갖출 수 있을 것으로 예상된다.