• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.205-214
• /
• 2005

플래시 메모리가 개인 정보 도구, 유비쿼터스 컴퓨팅 환경, 모바일 제품, 가전 제품 등에 급속한 속도로 활용되고 있다. 플래시 메모리는, 이러한 환경에 저장매체로서 사용되기에 적합한 성질들 - 즉 저전력, 비휘발성, 고성능, 물리적인 안정성, 그리고 휴대성 등 - 을 갖고 있다. 그런데 하드디스크와 달리, 이미 데이터가 기록된 블록에 대해 덮어쓰기가 되지 않는다는 약점을 갖고 있다. 덮어쓰기를 위해서는 해당 블록을 지우고 쓰기 작업을 수행해야 한다. 이와 같은 성질은 플래시 메모리의 쓰기 성능을 매우 저하시킬 수 있다. 이와 같은 문제점을 해결하기 위해 플래시 메모리에는 FTL(Flash Translation Layer)라는 시스템 소프트웨어 모듈을 갖고 있다. 현재까지 많은 FTL 기법들이 제안되었는데, 그 중에서 대표적인 기법으로 로그블록 기법이 있다. 이 기법은 한정된 수의 로그블록을 쓰기 버퍼로 이용함으로써 쓰기에 따른 소거 연산을 줄임으로써 성능을 높인다. 그런데 이 기법은 로그블록의 활용률이 낮다는 것이 단점이다. 이러한 단점은 각 로그블록에 쓰여질 수 있는 섹터들이 블록 단위로 연관(Block Associative Sector Translation - BAST)되기 때문이다. 본 논문에서는 한정된 수의 로그블록들의 활용률을 높이기 위해 임의쓰기(random overwrite) 패턴을 보이는 섹터들을 전체 로그블록들에 완전 연관(Fully Associative Sector Translation - FAST)시킴으로써 활용률을 높이는 FAST 기법을 제안한다. 본 논문의 기여사항을 다음과 같다. 1) BAST 기법의 단점과 그 이유를 밝히고, 2) FAST 기법의 동기, 기본 개념, 그리고 동작원리를 설명하고, 3) 성능평가를 통해 FAST 기법의 우수성을 보인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.254-254
• /
• 2011

The memories with nano-particles are very attractive because they are promising candidates for low operating voltage, long retention time and fast program/erase speed. In recent, various nano-floating gate memories with metal-oxide nanocrystals embedded in organic and inorganic layers have been reported. Because of the carrier generation in semiconductor, induced photon pulse enhanced the program/erase speed of memory device. We studied photo-induced electrical properties of these metal-oxide nanocrystal memory devices. At first, 2~10-nm-thick Sn and In metals were deposited by using thermal evaporation onto Si wafer including a channel with $n^+$ poly-Si source/drain in which the length and width are 10 ${\mu}m$ each. Then, a poly-amic-acid (PAA) was spin coated on the deposited Sn film. The PAA precursor used in this study was prepared by dissolving biphenyl-tetracarboxylic dianhydride-phenylene diamine (BPDA-PDA) commercial polyamic acid in N-methyl-2-pyrrolidon (NMP). Then the samples were cured at 400$^{\circ}C$ for 1 hour in N atmosphere after drying at 135$^{\circ}C$ for 30 min through rapid thermal annealing. The deposition of aluminum layer with thickness of 200 nm was followed by using a thermal evaporator, and then the gate electrode was defined by photolithography and etching. The electrical properties were measured at room temperature using an HP4156a precision semiconductor parameter analyzer and an Agilent 81101A pulse generator. Also, the optical pulse for the study on photo-induced electrical properties was applied by Xeon lamp light source and a monochromator system.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권1호
• /
• pp.18-29
• /
• 2008

최근 NAND 플래시 메모리는 빠른 접근속도, 저 전력 소모, 높은 내구성, 작은 부피, 가벼운 무게 등으로 차세대 대용량 저장 매체로 각광 받고 있다. 그러나 이런 플래시 메모리는 데이타를 기록하기 전에 기존의 데이타 영역이 지워져 있어야 한다는 제약이 있으며, 비대칭적인 읽기, 쓰기, 삭제 연산의 처리속도 각 블록당 최대 소거 횟수 제한과 같은 특징들을 지닌다. 위와 같은 단점을 극복하고 NAND플래시 메모리를 효율적으로 사용하기 위하여. 다양한 플래시 전환 계층 제안되어 왔다. 기러나 기존의 플래시 전환 계층들은 Hot data라 불리는 빈번히 접근되는 데이타에 의해서 잦은 겹쳐쓰기 요구가 발생되며, 이는 급격한 성능 저하를 가져 온다. 본 논문에서는 Hot data 검출기를 이용하여, 매우 적은 양의 데이타인 Hot data를 검출한 후, 검출된 Hot data는 섹터사상 기법을 적용시키고, 나머지 데이타인 Cold data는 로그 기반 블록 사상 기법을 적용시키는 적응형 플래시 전환 계층(AFTL)을 제안한다. AFTL은 불필요한 삭제, 쓰기, 읽기 연산을 최소화시켰으며, 기존의 플래시 전환 계층과의 비교 측정을 통하여 성능의 우수성을 보인다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제7권5호
• /
• pp.402-415
• /
• 2001

플래시 메모리는 기존의 회전식 자기 매체에 비해서 속도가 빠르고, 충격에 강한 장점이 있다. 이런 특성으로 인해 기존의 가전, 통신 기기, 휴대 기기에서 저장매체로써 플래시 메모리의 사용이 증대하고 있고, 더불어 저장 매체로 플래시 메모리를 사용한 파일 시스템의 필요성도 증가하고 있다. 저장 매체로써 플래시 메모리는 위와 같은 장점 외에 두 가지 문제점을 가지고 있다. 첫째, 데이타를 덧쓸 수가 없다는 점이다. 데이타를 덧쓰기 위해서는 데이타를 저장하기 전에 플래시 메모리를 지워야 하는데, 지우는 작업은 1초 정도의 시간이 소요된다. 따라서, 플래시 메모리에 저장된 데이타를 수정할 때, 시간이 오래 걸리게 되는데, 본 논문에서는 기존의 LFS(Log-structured File System) 방식으로 데이타를 저장하여 이와 같은 문제점을 해결하였다. 플래시 메모리의 두 번째 문제점은 수명이 제한되어 있다는 점이다. 본 논문에서는 cleaning policy를 통하여 수명을 최대한 연장시킬 수 있도록 하였다. 본 논문에서 구현한 플래시 파일 시스템은 소용량 저장 매체에 적합한 FAT를 사용하여 성능을 향상시켰고, FAT를 구현할 EO 발생할 수 있는 문제점을 해결하였다. 또한, 차례 쓰기, 무작위 쓰기의 실험을 통해서 성능을 분석하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권6호
• /
• pp.567-582
• /
• 2000

본 논문은 로그파일시스템의 원리를 바탕으로 플래시메모리 저장시스템에 적합한 플래시메모리 공간 관리 방법을 제안한다. 플래시메모리는 비휘발성, 빠른 입출력 속도 등의 장점을 지니고 있지만, 제자리 덮어쓰기(in-place update)가 불가능하고 메모리 셀에 대한 쓰기(write) 횟수가 제한되는 단점이 있다. 이러한 특성은 플래시메모리를 저장 매체로 사용할 때 기존의 저장 매체 관리 방법과는 다른 방법을 요구하게 된다. 본 논문은 자유 공간유지를 위해 필요한 클리닝 메커니즘의 연산 비용을 낮추면서 동시에 저장공간이 전체적으로 균등하게 사용될 수 있도록 하는 사이클 평준화 기법을 제안한다. 제안된 방법은 특히 메모리 활용도와 로컬리티가 높을 때 좋은 성능을 보인다. 클리닝 메커니즘은 자주 접근되지 않는 COLD데이타를 그렇지 않은 데이타와 격리시킴으로써 그 효율이 향상되었으며, 사이클 평준화는 사용 횟수간의 최대 차이가 하드웨어적인 오차를 벗어나지 않는 수준까지 이루었다. 실험을 통해 제안된 방법은 비교 기준으로 삼은 직관적 방법(greedy policy)에 비해 사이클 평준화가 잘 이루어진 상태에서 최대 35%정도의 클리닝 비용 절감 효과를 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권6호
• /
• pp.673-677
• /
• 2010

최근 NAND 플래시 메모리는 소형, 경량, 저전력 소모, 빠른 접근 속도 등의 장점으로 내장형 시스템과 개인용 컴퓨터, 서버 시스템에서 널리 사용되고 있다. 플래시 메모리를 하드 디스크처럼 사용하기 위해서는 플래시 변환 계층이 필요하다. 이전에 많은 플래시 변환 계층들이 제안되었지만 이전에 제안되었던 플래시 변환 계층들은 블록 스래싱 문제와 블록 연관성 등 몇 가지 문제점을 가지고 있다. 이 논문에서는 위의 문제를 해결하기 위한 새로운 플래시 변환 계층을 제안한다. 이 기법은 로그 블록의 연관성을 제한하고 데이터 블록의 연관성을 제한하지 않아 합병 연산의 횟수를 최소화 하고, 새로운 공간 회수 기법은 로그 블록 가비지 컬렉션을 이용하여 합병 연산의 비용을 줄인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.427-427
• /
• 2012

Ferroelectric-gate field effect transistor based memory using a nanowire as a conducting channel offers exceptional advantages over conventional memory devices, like small cell size, low-voltage operation, low power consumption, fast programming/erase speed and non-volatility. We successfully fabricated ferroelectric nonvolatile memory devices using both n-type and p-type Si nanowires coated with organic ferroelectric poly(vinylidene fluoride-trifluoroethylene) [P(VDF-TrFE)] via a low temperature fabrication process. The devices performance was carefully characterized in terms of their electrical transport, retention time and endurance test. Our p-type Si NW ferroelectric memory devices exhibit excellent memory characteristics with a large modulation in channel conductance between ON and OFF states exceeding $10^5$; long retention time of over $5{\times}10^4$ sec and high endurance of over 105 programming cycles while maintaining ON/OFF ratio higher $10^3$. This result offers a viable way to fabricate a high performance high-density nonvolatile memory device using a low temperature fabrication processing technique, which makes it suitable for flexible electronics.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.120-120
• /
• 2011

Graphene is a carbon based material and it has great potential of being utilized in various fields such as electronics, optics, and mechanics. In order to develop graphene-based logic systems, graphene field-effect transistor (GFET) has been extensively explored. GFET requires supporting devices, such as volatile memory, to function in an embedded logic system. As far as we understand, graphene has not been studied for volatile memory application, although several graphene non-volatile memories (GNVMs) have been reported. However, we think that these GNVM are unable to serve the logic system properly due to the very slow program/read speed. In this study, a GVM based on the GFET structure and using an engineered graphene channel is proposed. By manipulating the deposition condition, charge traps are introduced to graphene channel, which store charges temporarily, so as to enable volatile data storage for GFET. The proposed GVM shows satisfying performance in fast program/erase (P/E) and read speed. Moreover, this GVM has good compatibility with GFET in device fabrication process. This GVM can be designed to be dynamic random access memory (DRAM) in serving the logic systems application. We demonstrated GVM with the structure of FET. By manipulating the graphene synthesis process, we could engineer the charge trap density of graphene layer. In the range that our measurement system can support, we achieved a high performance of GVM in refresh (>10 ${\mu}s$) and retention time (~100 s). Because of high speed, when compared with other graphene based memory devices, GVM proposed in this study can be a strong contender for future electrical system applications.

• 인터넷정보학회논문지
• /
• 제15권4호
• /
• pp.125-133
• /
• 2014

컬럼-지향 데이터베이스 저장소는 우수한 입출력 성능으로 대용량 데이터 분석 시스템을 위한 매우 진보적인 모델이다. 전통적인 데이터 저장소는 빠른 쓰기 연산을 위하여 한 레코드의 속성들을 하드디스크에 연속적으로 배치되어 있는 가로-지향 저장 모델을 활용하였다. 하지만 검색이 대부분인 데이터웨어하우스 시스템을 위해서는 월등한 판독 성능 때문에 컬럼-지향 저장소가 더 적합한 모델이 되고 있다. 또한 최근에는 플래시 메모리를 사용한 SSD가 고속 데이터 분석 시스템을 위한 적합한 저장 매체로 인식되고 있다. 이제 플래시 메모리는 비휘발성, 낮은 전력소모, 빠른 데이터 접근 속도 등의 특징으로 최신 데이터베이스 서버의 핵심 저장 요소로 충분한 기반이 되었다. 하지만 컬럼 압축의 느린 특성과 일반 RAM 메모리에 비하여 상대적으로 느린 플래시 메모리 연산 특성을 고려하여 기존의 트랜잭션 처리 기법을 개선할 필요가 있다. 본 연구에서는 효율적인 트랜잭션 처리를 위하여 컬럼-인지 다중 버전로킹(CaMVL) 기법을 제안한다. CaMVL은 로크 관리 과정에서 플래시의 느린 쓰기 연산과 지우기 연산을 효과적으로 제어하기 위하여 멀티 버전 읽기를 허용하고 압축 로크를 허용하여 트랜잭션 처리 성능을 높인다. 또한 성능 검증을 위하여 시뮬레이션 모델을 제안하였으며 실험 결과 분석을 통하여 CaMVL이 기존의 트랜잭션 처리 기법보다 우수함을 확인하였다.

• 정보처리학회논문지D
• /
• 제15D권6호
• /
• pp.755-766
• /
• 2008

최근 NAND 플래시 메모리는 하드 디스크에 비해 작고, 속도가 빠르며, 저 전력 소모 등의 장점을 가지고 있어 차세대 저장 매체로 각광받고 있다. 그러나 쓰기-전-소거 구조, 비대칭 연산 속도 및 단위와 같은 독특한 특징으로 인하여, 디스크 기반의 시스템이나 응용을 NAND 플래시 메모리 상에 직접 구현시 심각한 성능저하를 초래할 수 있다. 특히 NAND 플래시 메모리 상에 B-트리를 구현할 경우, 레코드의 잦은 삽입, 삭제 및 재구성에 의한 많은 양의 중첩 쓰기가 발생할 수 있으며, 이로 인하여 급격한 성능 저하가 발생할 수 있다. 이러한 성능 저하를 피하기 위해 ${\mu}$-트리가 제안되었으나, 잦은 노드 분할 및 트리 높이의 빠른 신장 등의 문제점을 가지고 있다. 본 논문에서는 갱신 연산을 위해 특정 단말 노드에 해당하는 로그 노드를 할당하고, 해당 로그 노드에 있는 변경된 데이터를 한 번의 쓰기 연산으로 저장하는 로그 기반의 B-트리(LSB-트리)를 제안한다. LSB-트리는 부모 노드의 변경을 늦추어 추가적인 쓰기 연산의 횟수를 줄일 수 있다는 장점을 가지고 있다. 또한 키 값에 따라 데이터를 순차적으로 삽입할 때, 로그 노드를 새로운 단말 노드로 교환함으로써 추가적인 쓰기 연산의 횟수를 줄일 수 있다. 마지막으로, 다양한 비교 실험을 통하여 ${\mu}$-트리와 비교함으로써 LSB-트리의 우수성을 보인다.