• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
• /
• pp.477-480
• /
• 2007

저전력 OFDM(orthogonal frequency division multiplexing) 시스템용 FFT(Fast-Fourier-Transform) LSI를 저전력 동작을 시키기 위해서 FFT LSI는 current-mode 회로로 구현되었다. Current-mode FFT LSI에서, VIC(Voltage-to-current converter)는 입력 전압 신호를 전류로 바꾸는 first main device이다. 저전력 OFDM을 위해 FFT LSI와 VIC가 한 개의 칩과 결합되는 것을 고려하면, VIC는 전력 손실은 낮고, VIC와 FFT LSI 사이에서의 DC offset 전류는 최소인 작은 크기의 chip으로 설계되어야 한다. 본 논문에서는 새로운 VIC를 제안한다. 선형 동작구간을 넓히고 DC offset 전류를 대폭 감소하는 방법을 제시하였다. VIC는 0.35[um] CMOS process로 구현되었으며, 시뮬레이션 결과에 따르면 제안된 VIC는 current-mode FFT LSI와 0.1[uA] 미만의 매우 작은 DC offset 전류, 1.4[V]의 넓은 선형구간을 갖으며, 저전력으로 동작한다.

• 대한기계학회논문집A
• /
• 제33권11호
• /
• pp.1256-1261
• /
• 2009

Today, implementation of the defect detection in laser welding has been researched for a long time, but most studies have been made around thin plate within $1{\sim}3mm^t$. Therefore, this study was measured and analyzed light emission signals of the induced plasma in $CO_2$ laser lap welding of $6mm^t$ Zn primer-coated steel, and based on this analysis, research made an investigation into possibility of monitoring in thick plate welding. It was been analyzing the measured signals by RMS and FFT processing, as a results, we were able to confirm definite difference of two signals between humping bead and sound bead. Thus, possibility of real time monitoring in $CO_2$ laser lap welding verified experimentally.

• 대한전자공학회논문지
• /
• 제23권6호
• /
• pp.944-949
• /
• 1986

By improving the ability of arithmatic processing with an arithmatic processor in a microcomputer and realizing the data input system for real time analysis, an FFT analyzer that is usable within the range of audio frequency is designed and constructed. The input signal passes through a gain programmable pre-amplifier and anti-aliasing lowpass filter into an analogditital converter to be converted into digital form. The converted input data is processed by an Apple II microcomputer. The results of the processing are displayed using a microcomputer display unit and can be copied on a printer or stored in a floppy disk.

• 한국지능시스템학회논문지
• /
• 제17권4호
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• 방송공학회논문지
• /
• 제18권2호
• /
• pp.204-214
• /
• 2013

최근 GPU의 뛰어난 병렬 연산 처리 능력을 이용하여 신호 처리나 통신 시스템을 소프트웨어로 구현하기 위한 다양한 연구가 진행되고 있다. 본 논문에서는 DVB-T에서 사용되는 2K/8K FFT를 GPU를 이용하여 처리함으로써 소프트웨어 모의실험에 소요되는 시간을 줄였다. 우리는 먼저 DTV 전송 표준 방식의 일종인 DVB-T 시스템을 CPU로 구현할 때 소요되는 처리 시간을 모의실험을 통해서 추정한다. 그리고 DVB-T의 핵심 연산 처리기의 일종인 FFT 처리를 NVIDIA사의 대용량 GPU 프로세서를 이용하여 소프트웨어로 구현한다. 본 논문은 CPU와 GPU 간의 데이터 전송에 소요되는 오버헤드를 줄이기 위해 스트림 처리 기법, 외부 전역 메모리 전송 시간을 단축하기 위한 결합 전송 기법 (coalescing), 공유 메모리 활용을 높이기 위한 변수 설계 기법 등을 통해서 연산시간을 대폭 단축하였다. 그 결과 제안된 방식은 DVB-T의 2K/8K FFT 모드의 경우 CPU 기반의 FFT 처리 방식 대비 약 20~30배, NVIDIA사에서 제공하는 FFT 라이브러리 (CUFFT version 2.1) 대비 약 1.8배 그리고 기존에 발표된 타 방식 대비 약 1.5~10배 정도 빠른 처리 능력을 보인다.

• 한국생산제조학회지
• /
• 제7권1호
• /
• pp.69-74
• /
• 1998

In order to monitor the tool wear in milling operation, cutting force is measured as the tool wear increased. The digital signal processing methods are used to detect the tool wear . As AR parameter extract the feature of tool wear , it can be used as input parameter of pattern classifier. The FFT monitor the tool wear exactly , but it can not do real time signal processing. The band energy method can be used to real time monitoring of tool wear ,but int can degrade the exact monitoring.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.65-73
• /
• 2000

본 논문에서는 TMS320C67x를 사용한 병렬신호처리시스템의 설계와 성능을 분석한다. 특히 보드 단위의 프로세서부 설계에 중점을 두어 메모리의 구성 및 내부버스 연결방식 면에서 서로 다른 네 가지의 모델을 제안하고 성능분석을 위하여 2D FFT를 병렬로 처리할 수 있는 여러 가지의 방식을 제시한다. 그리고 제안된 구조상에서 여러 방식으로 2D FFT를 실행할 경우의 지역메모리의 접근, 프로세서간 통신, 그리고 보드간 통신에 소용되는 시간을 척도로 하여 네 가지 보드 모델들의 성능을 비교${\cdot}$분석한다. 성능분석 결과, 성능과 보드 구성의 복잡도를 종합적으로 고려할 때 지역메모리와 공유메모리를 함께 갖춘 모델이 가장 바람직한 것으로 나타났다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제11권2호
• /
• pp.27-30
• /
• 2019

Factory monitoring systems are gaining importance in wide areas of industry. Especially, there have been many efforts in implementation of vibration measurement and analysis for monitoring the status of rotating machines. In this paper, a digital signal processor (DSP) based monitoring system dedicated to the vibration monitoring and analysis on rotating machines is discussed. Vibration signals are acquired and processed for the continuous monitoring of the machine status. Time domain signals and fast Fourier transform (FFT) are used for vibration analysis. All of the signal processing procedures are done in the DSP to reduce the production and maintenance cost. The developed system could also provide remote and mobile monitoring capabilities to operator via internet connection. This paper describes the overview of the functional blocks of the implemented system. Test results based on signals from small-size single phase motors are discussed for monitoring and defect diagnosis of the machine status.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권4호
• /
• pp.229-234
• /
• 2007

In this paper, we present an efficient instruction set architecture using vector register file hardware to accelerate operation of general matrix-vector operations in DSP microprocessor. The technique enables in-situ row-access as well as column access to the register files. It can reduce the number of memory access significantly. The technique is especially useful for block-based video signal processing kernels such as FFT/IFFT, DCT/IDCT, and two-dimensional filtering. We have applied the new instruction set architecture to in-loop deblocking filter processing in H.264 decoder. Performance comparisons show that the required load/store operations for the in-loop deblocking filter can be reduced about 42%. The architecture would improve the processing speed, and code density in DSP microprocessor especially for video signal processing substantially.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.184-188
• /
• 2006

본 논문은 협대역의 위성통신 수신신호 전력을 측정하여 이동형 위성통신 안테나를 추적제어하기 위한 DSP 기반의 협대역 위성통신 신호전력 검출기를 제안한다. 기존의 아날로그 검출방식에 의한 협대역 위성통신 신호전력 검출기는 위성 전파경로 상에서 발생되는 반송파의 중심주파수 천이로 인해 고정된 아날로그 필터대역을 통과하여 검출되는 신호 전력의 오차가 심하고 전송 신호의 대역폭 가변에 따른 아날로그 필터의 대역폭을 변경하기가 용이하지 않다. 따라서 이러한 반송파 주파수 천이에 영향 받지 않고 가변 하는 신호 대역폭에 대응하는 필터를 실시간으로 프로그래머블하게 지원하기 위하여 DSP 기반의 협대역 디지털 위성통신 신호전력 검출기를 제안하였다. 제안된 협대역 위성통신 신호전력 검출 알고리즘은 FFT를 이용하여 주파수 천이된 협대역 위성통신 신호의 주파수를 탐색하고 프로그래머블한 디지털 필터를 선택하여 필터링한 다음, 일정구간 주기로 신호전력을 계산하여 12비트 해상도로 출력하는 기능을 가진다. TMS320C5402 DSP 칩을 기반으로 설계 제작된 신호전력 검출기의 실제 시험을 통하여 제시된 요구기능과 규격을 만족하면서 동작함을 검증하였고 실용성을 확인하였다.