• 한국정보과학회논문지:시스템및이론
• /
• 제32권10호
• /
• pp.507-511
• /
• 2005

유한체 GF(p)에서 r=2p+1이 2-솟수이고, p에 대한 2의 위수 m을 가질 때, $q=r^e,\;(e{\geq}2)$를 연결정수로 갖는 FCSR의 생성된 출력 수열에 대한 선형복잡도를 구한다. 또한, 합산 난수 발생기(Summation Generator)는 LFSR의 출력 수열을 정수 합산하여 키 수열을 발생한다. 이와 유사하게 두개의 FCSR의 출력 수열을 상관관계에 안전한 비트별 논리합(bitwise exclusive-oring)을 이용한 이진 난수열 발생기를 제안하고, 선형복잡도 측면에서 출력된 수열의 암호학적 특성을 살펴본다

• 정보보호학회논문지
• /
• 제7권4호
• /
• pp.127-132
• /
• 1997

본 논문은 유한체 GF(p)에서 r=2p+1이 2-prime이고, p에 대한 위수(order) m을 가질때, q=r$^{e}$ (e$2)를 연결 정수로 갖는 FCSR의 생성된 출력수열에 대한 선형 복잡도의 하한을 구한다.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.12-15
• /
• 2001

합산 난수 발생기(Summation Generator)는 LFSR의 출력 수열을 정수 합산하여 키 수열을 발생한다. 이와 유사하게 두개의 FCSR의 출력 수열을 상관관계에 안전한 비트별 논리합(bitwise exclusive-oring)을 이용한 이진 난수열 발생기를 제안하고, 출력된 수열의 암호학적 특성을 살펴본다.

• 전자공학회논문지C
• /
• 제36C권7호
• /
• pp.10-16
• /
• 1999

본 논문은 FCSR(Freedback Control Swing voltage Reduction) 방식을 이용하여 bus 구동전압을 수백 mV이내로 줄일 수 있는 구동기에 대한 내용을 다루고 있다. 이는 MDL 구조와 같이 대용량, 대단위 bus에서의 전력소모를 줄이기 위한 연구로 FCSR은 dual-line bus와 bus precharging을 기본구조로 채택하고 있다. Bus 환경이 변화함에 따라 일정한 구동전압을 유지하기 위하여 구동기의 크기를 자동적으로 조절할 수 있도록 구동기와 bus를 모델링 하였고 또한 odd mode로 동작하는 이웃하는 선간의 커플링 영향을 평행 전류원으로 모델링하여 선간간섭(crosstalk) 영향을 분석하였다. 현대 0.8um 공정으로 제작된 chip은 bus를 600mV로 구동하도록 설계되었으며 테스트결과 3.3V에서 70Mhz로 동작 가능하다. Hspice 시뮬레이션으로 FCSR은 3.3V에서 250Mhz의 동작이 가능하다.

• 한국통신학회논문지
• /
• 제42권2호
• /
• pp.366-373
• /
• 2017

본 논문은 그로스버그(Grossberg)에 의해 개발된 퍼지 ART 신경 회로망의 성능을 향상시키기 위하여 가변가중 평균(VWA) 학습 방법을 제안한다. 기존의 방법인 고속수용저속부호화(FCSR)는 입력패턴이 임의의 카테고리 내에 포함될 때 카테고리를 대표하는 대표패턴의 갱신이 입력패턴과의 거리(유사성)와 관계없이 고정 학습률로 갱신되고, 또한 이를 개선한 가변학습(VL)은 대표패턴과 입력패턴 사이의 거리를 대표패턴의 갱신에 반영하여 카테고리 증식 문제와 패턴 인식률을 개선한다. 그러나 두 방법 모두 학습 시 퍼지 AND에 의한 과도한 학습이 필수적으로 발생하여 카테고리 증식 문제와 패턴 인식 향상에 한계를 갖는다. 제안된 방법은 카테고리를 대표하는 대표패턴의 갱신 시 대표패턴과 입력패턴 사이의 거리를 반영한 가중평균 학습을 적용하여 대표패턴의 과도한 학습을 억제한다. 시뮬레이션 결과 기존의 학습 방법인 고속수용저속부호화(FCSR)와 가변학습(VL) 보다 제안된 가변가중평균(VWA) 학습 방법이 잡음 환경에서 대표패턴의 과도한 학습을 억제하여 퍼지 ART 신경 회로망의 카테고리 증식문제를 완화하고 패턴 인식률을 향상시키는 것을 보여준다.

• 한국통신학회논문지
• /
• 제38B권12호
• /
• pp.954-961
• /
• 2013

본 논문은 퍼지ART의 학습 방법의 하나인 FCSR(Fast Commit Slow Recode)에서 패턴 인식을 향상시키기 위해 가변 학습을 이용하는 새로운 학습방법을 제안하였다. 기존의 학습 방법은 연결 강도(대표패턴)의 갱신에 고정된 학습률이 사용된다. 이 방법은 같은 카테고리 내의 입력패턴과 대표패턴의 유사성의 정도와 관계없이 고정된 학습률로 연결 강도를 갱신한다. 이 경우 카테고리 경계에 있는 유사성이 낮은 입력패턴이 연결강도의 갱신에 크게 영향을 주게 된다. 따라서 잡음 환경에서 이것은 불필요한 카테고리 증식의 원인이 되고, 패턴 인식 능력을 낮추는 문제가 된다. 제안된 방법에서는 대표 패턴과 입력 패턴 사이에 유사성이 적을수록 연결강도의 갱신에 입력패턴의 기여를 낮추어간다. 그 결과 잡음환경에서 퍼지 ART의 불필요한 카테고리 증식을 억제하였고, 패턴 인식 능력을 향상시켰다.

• Journal of Communications and Networks
• /
• 제13권1호
• /
• pp.1-5
• /
• 2011

Feedback with carry shift registers (FCSRs) over 2-adic number would be suitable in hardware implementation, but the are not efficient in software implementation since their basic unit (the size of register clls) is 1-bit. In order to improve the efficiency we consider FCSRs over $2^{\ell}$-adic number (i.e., FCSRs with register cells of size ${\ell}$-bit) that produce ${\ell}$ bits at every clocking where ${\ell}$ will be taken as the size of normal words in modern CPUs (e.g., ${\ell}$ = 32). But, it is difficult to deal with the carry that happens when the size of summation results exceeds that of normal words. We may use long variables (declared with 'unsigned _int64' or 'unsigned long long') or conditional operators (such as 'if' statement) to handle the carry, but both the arithmetic operators over long variables and the conditional operators are not efficient comparing with simple arithmetic operators (such as shifts, maskings, xors, modular additions, etc.) over variables of size ${\ell}$-hit. In this paper, we propose some conditions for FCSRs over $2^{\ell}$-adic number which admit fast software implementations using only simple operators. Moreover, we give two implementation examples for the FCSRs. Our simulation result shows that the proposed methods are twice more efficient than usual methods using conditional operators.